例文 (493件) |
イテンを含む例文一覧と使い方
該当件数 : 493件
可変レイテンシ回路及び可変レイテンシ回路のレイテンシ制御方法例文帳に追加
VARIABLE LATENCY CIRCUIT AND LATENCY CONTROL METHOD OF VARIABLE LATENCY CIRCUIT - 特許庁
レイテンシ決定回路、レイテンシ決定方法、可変レイテンシ回路及びメモリ装置例文帳に追加
LATENCY DECIDING CIRCUIT, LATENCY DECIDING METHOD, VARIABLE LATENCY CIRCUIT, AND MEMORY DEVICE - 特許庁
低レイテンシのクロックの供給例文帳に追加
データ制御部は、レイテンシ拡張信号の活性化中の読み出しレイテンシを、レイテンシ拡張信号の非活性化中に比べて増加する。例文帳に追加
A data control unit increases a reading latency during the activation of the latency extension signal as compared with that during the deactivation of the latency extension signal. - 特許庁
トラフィックを低減させることが可能なレイテンシ短縮システム、レイテンシ短縮方法、および、レイテンシ短縮プログラムを提供する。例文帳に追加
To provide a system, method and program for latency reduction, capable of reducing traffic. - 特許庁
クロック周波数によってレイテンシ調節が可能なレイテンシ決定回路及びレイテンシ決定方法を提供する。例文帳に追加
To provide a latency deciding circuit and a latency deciding method by which latency can be adjusted performed by a clock frequency. - 特許庁
同期式半導体装置用のレイテンシ制御装置及びレイテンシ制御方法例文帳に追加
LATENCY-CONTROLLING DEVICE FOR SYNCHRONOUS SEMICONDUCTOR DEVICE AND LATENCY-CONTROLLING METHOD - 特許庁
クリスマスの朝は、子供たちはハイテンションです。例文帳に追加
The children are giddy with excitement on Christmas morning. - Tatoeba例文
データ制御部は、レイテンシ拡張信号の活性化中の読み出しレイテンシを、レイテンシ拡張信号の非活性化中の読み出しレイテンシに比べて増加する。例文帳に追加
A data control unit increases a reading latency during the activation of the latency extension signal as compared with that during the deactivation of the latency extension signal. - 特許庁
半導体メモリ装置のレイテンシ制御回路例文帳に追加
LATENCY CONTROL CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE - 特許庁
CASレイテンシ—制御回路の配置例文帳に追加
データ転送時のレイテンシを改善する。例文帳に追加
To improve latency at data transfer. - 特許庁
スキューおよびレイテンシの問題を発生させない。例文帳に追加
To prevent the occurrence of a problem such as skew and latency. - 特許庁
リードディスターブの抑制とレイテンシの改善を図る。例文帳に追加
To achieve suppression of read disturbance and improvement in latency. - 特許庁
読み出し前に予めCASレイテンシを設定しておく。例文帳に追加
The CAS latency is preset before reading. - 特許庁
レイテンシを低減し、スループットの向上を図る。例文帳に追加
To improve throughput by reducing latency. - 特許庁
キャッシュタグメモリに対するアクセスレイテンシを軽減し、コンピュータシステムのトランザクション処理に要するレイテンシの削減を図る。例文帳に追加
To reduce access latency to a cache tag memory and to reduce latency required for the transaction processing of a computer system. - 特許庁
オペランド変換部124は、各命令に含まれるオペランドアドレスを、レイテンシ設定レジスタ126に設定されたレイテンシに応じて変換する。例文帳に追加
An operand conversion unit 124 converts an operand address included in each instruction according to the latency set in the latency setting register 126. - 特許庁
レイテンシ判定部は、チップイネーブル信号の活性化がリフレッシュ要求と競合するときにレイテンシ拡張信号を活性化する。例文帳に追加
A latency determination unit activates a latency extension signal when an activation of a chip enabling signal conflicts with a refresh request. - 特許庁
ピクセルデータのパイプライン処理において、演算レイテンシやメモリレイテンシがあるために処理効率が落ちる。例文帳に追加
To resolve the problem that processing an efficiency is lowered due to the existence of an operation latency and a memory latency in pipeline processing of pixel data. - 特許庁
レイテンシを有するメモリ装置に対するアクセスの効率を向上する。例文帳に追加
To improve efficiency of access to a memory device having latency. - 特許庁
水素製造に必要とされる電力やメイテンナンスを極力少なくする。例文帳に追加
To minimize electric power or maintenance necessary for hydrogen production. - 特許庁
レイテンシを短縮できるデータアクセス方法を提供する。例文帳に追加
To provide a data access method capable of shortening latency. - 特許庁
改善されたアディティブレイテンシを有したメモリシステム及び制御方法例文帳に追加
MEMORY SYSTEM HAVING IMPROVED ADDITIVE LATENCY AND CONTROL METHOD - 特許庁
レイテンシ用レジスタ108は、判定されたレインテンシを保持する。例文帳に追加
A latency register 108 maintains the determined latency. - 特許庁
レイテンシ用レジスタ108は、判定されたレインテンシを保持する。例文帳に追加
A register 108 for latency holds the determined latency. - 特許庁
メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びCASレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。例文帳に追加
The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal. - 特許庁
レイテンシを増加させることなくデータの信頼性を確保する。例文帳に追加
To ensure reliability of data without increase in latency. - 特許庁
レイテンシ制御が改善された同期式半導体メモリ装置を提供する。例文帳に追加
To provide a synchronous semiconductor memory device with improved latency control. - 特許庁
被試験デバイスのレイテンシに応じて、試験信号を遅延させる。例文帳に追加
To delay a test signal according to the latency of a tested device. - 特許庁
レイテンシを発生させずに符号化方式の更新をおこなう。例文帳に追加
To update a coding system without generating latency. - 特許庁
無線デバイス上でレイテンシに敏感なアプリケーション(低レイテンシアプリケーション)が実行されている場合には、先行認証が実行され、無線アクセスポイント間の切り替えに関連するレイテンシが低減される。例文帳に追加
When a latency-sensitive application (low-latency application) is being executed on a radio device, preceding authentication is performed and latency related to changeover between radio access points is reduced. - 特許庁
レイテンシ判定部は、チップイネーブル信号の活性化がリフレッシュ要求と競合するときに、レイテンシ拡張信号を活性化し、チップイネーブル信号の非活性化に応答してレイテンシ拡張信号を非活性化する。例文帳に追加
A latency determination unit activates a latency extension signal upon a conflict between activation of a chip enable signal and the refresh request and deactivates the latency extension signal in response to deactivation of the chip enable signal. - 特許庁
そこで、各デバイスのシステムリードレイテンシーの差を比較し、全てのデバイスが同一のシステムリードレイテンシーを示すようにさせるデバイスシステムリードレイテンシーで、各メモリデバイスをオペレートさせることによって、例文帳に追加
The differences in system read latencies of each device are thereby compared, and each memory device is operated with a device system read latency which causes every device to exhibit the same system read latency. - 特許庁
この方法はまた、第1のスライスよりも高いレイテンシーを持つスライスからの要求を、所定のサイクル・カウンタ値から第1のスライスと当該高いレイテンシーを持つスライスとの間のレイテンシーの差を引いた値、による時間が経過するまで、ブロックする。例文帳に追加
The method also blocks requests from slices having a higher latency than the first slice until the predetermined cycle counter value less the difference in latencies for the first slice and for the higher latency slices has elapsed. - 特許庁
イニシエータ基板内に設けた時間の基準値を設定する設定手段(レイテンシータイマー時間設定用回路)により各マスター基板及びターゲット基板毎に設定された基準時間(レイテンシータイマー時間)を各バスサイクル毎に時間計測手段(レイテンシータイマー回路)に入力する。例文帳に追加
Reference time set for each of master substrate and target substrate by a setting means (circuit for latency timer time setting) provided inside the initiator substrate for setting the reference value of the inputted to a time measuring means (latency timer circuit) for each bus cycle. - 特許庁
レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法例文帳に追加
LATENCY CONTROL CIRCUIT AND METHOD THEREOF, AND AUTO-PRECHARGE CONTROL CIRCUIT AND METHOD THEREOF - 特許庁
例文 (493件) |
Copyright © Japan Patent office. All Rights Reserved. |
Tatoebaのコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution (CC-BY) 2.0 France |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |