CAS latencyとは 意味・読み方・使い方

The latency control signal is a signal activated by a setting value of an expansion mode register set, and decides quantity of additional CAS latency.例文帳に追加

レイテンシ制御信号は拡張モードレジスタセットの設定値によって活性化される信号であって、追加的なＣＡＳレイテンシの量を決定する。 - 特許庁

At this point of time, a sense amplifier activation signal is validated ('L') without depending of the CAS latency and equalization sense is started.例文帳に追加

この時点でＣＡＳレイテンシに依らずセンスアンプ活性化信号が有効化（“Ｌ”）されてイコライズ・センスが始まる。 - 特許庁

To provide an SDRAM which gives sufficient CAS latency operation margin even at a high operation frequency.例文帳に追加

ＳＤＲＡＭで高い動作周波数でもＣＡＳレイテンシー動作マージンを十分に持たせるＳＤＲＡＭを提供する。 - 特許庁

An input output circuit 200.2 responds to activation of the second clock signal in a state in which CAS latency is 2 or more, responds to activation of the first clock signal and an equalizing signal in a state in which CAS latency is 1, and stores read data.例文帳に追加

入出力回路２００．２は、ＣＡＳレイテンシが２以上では、第２のクロック信号の活性化に応答して、ＣＡＳレイテンシが１では、第１のクロック信号およびイコライズ信号の活性化に応答して読出データを格納する。 - 特許庁

When a refresh cycle, a precharge cycle, RAS latency, CAS latency or RAS-to-CAS delay occurs, a refresh/clock control circuit 2 stops an internal clock S10 to be supplied to registers 21-31 for a time corresponding to the delay.例文帳に追加

リフレッシュサイクル、プリチャージサイクル、ＲＡＳレイテンシ、ＣＡＳレイテンシ、またはＲＡＳ ｔｏ ＣＡＳディレイが生じた場合、リフレッシュ／クロック制御回路２が、遅延に応じた時間、レジスタ２１〜３１に供給する内部クロックＳ１０を停止する。 - 特許庁

To achieve speeding up of tAA without increasing a circuit scale in a semiconductor memory device sharing a control system during CL6 (CAS latency 6) with CL5 (CAS latency 5) and having an output configuration of "CL5+1 clock cycle" only during CL6.例文帳に追加

ＣＬ６（ＣＡＳレイテンシ６）時における制御方式をＣＬ５（ＣＡＳレイテンシ５）と共有し、ＣＬ６時のみ「ＣＬ５+１クロックサイクル」の出力構成を持つ半導体記憶装置において、回路規模を大きくせずに、ｔＡＡの高速化を図る。 - 特許庁

After that, the sense amplifier activation signal is invalidated ('H') two to five cycles later according to the CAS latency and the equalization sense is completed.例文帳に追加

この後、ＣＡＳレイテンシに応じて２〜５サイクル後にセンスアンプ活性化信号が無効化（“Ｈ”）されてイコライズ・センスが終了する。 - 特許庁

The operation mode is selected from a burst length mode, a DLL set mode, a test mode, a CAS latency mode, and a burst type mode.例文帳に追加

前記動作モードは、バースト長さモード、ＤＬＬセットモード、テストモード、ＣＡＳレイテンシモードおよびバースト型モードのうちの一つである。 - 特許庁