えんさんでゅろきせちんの英語

ディレイ手段１０３は分離された映像信号を上記制御信号に従って遅延させ、加工手段１０４は遅延された映像信号に上記制御信号に従って加工処理を施こし、記録手段１０５は加工処理された映像信号を上記制御信号に従って記録媒体に記録する。例文帳に追加

A delay means 103 delays the demultiplexed video signal according to the control signal, a processing means 104 applies processing to the delayed video signal according to the control signal and a recording means 105 records the processed video signal on a recording medium according to the control signal. - 特許庁

記録用ディレイライン１０１は、上記制御入力信号に応じた遅延量だけ記録用クロックを遅延させる。例文帳に追加

A delay line 101 for recording delays a clock for recording by an amount of delay according to the control input signal. - 特許庁

電源回路８は、複数の２次巻線２０、２１を有するトランス１３を有し、制御回路６と操作表示回路７には別々の２次巻線２０、２１から電源を供給し、操作表示回路７は電気的に絶縁されたものである。例文帳に追加

The circuit 8 includes a transformer 13 having a plurality of secondary windings 20, 21, and an electric power is supplied to the control circuit 6 and the operation display circuit 7 from the windings 20, 21, respectively, and the circuit 7 is electrically insulated. - 特許庁

大がかりな装置などを必要とせずに、イソプロピルアルコールの存在下で結晶化されたパロキセチン塩酸塩無水和物中のイソプロピルアルコールの残存量を短時間で効率よく低減させ得るパロキセチン塩酸塩無水和物の乾燥方法を提供すること。例文帳に追加

To provide a method for drying paroxetine hydrochloride nonhydrate by which the content of isopropyl alcohol left in the paroxetine hydrochloride nonhydrate crystallized in the presence of the isopropyl alcohol can efficiently be reduced in a short time without needing a large device and so on. - 特許庁

集積回路メモリのための回路および方法は、適切なアドレスソースを定めるまで行選択回路のイネーブルを遅延させる欠点を克服する。例文帳に追加

To overcomes a drawback of an integrated circuit memory where the enable of a row selection circuit is delayed until appropriate address source is determined. - 特許庁

塩酸デュロキセチンには、抑うつや痛みを緩和する作用のある化学物質の脳内での存在量を増加させる働きがある。例文帳に追加

duloxetine hydrochloride increases the amount of certain chemicals in the brain that help relieve depression and pain.発音を聞く  - PDQ®がん用語辞書 英語版

アミノ酸の塩酸塩とアルカリを製造するために、そのプロセス中に３隔室式電気透析セルを用いたスタックを使用する。例文帳に追加

A stack using a three-comparment electrodialytic cell in the process is used to produce a hydrochloride of an amino acid and an alkali. - 特許庁

タイミング制約の割り振りが適切でなくともブロックレベルの遅延最適化がチップレベルと同等の結果となる半導体集積回路の遅延最適化設計方法を得る。例文帳に追加

To enable delay optimization conducted at a block level to get equivalent to that conducted at a chip level even if timing limitations are not properly allotted. - 特許庁