ゲートレベルの英語

ウエル近接効果を考慮したゲートレベルのシミュレーション方法を提供する。例文帳に追加

To provide a simulation method of a gate level considering the well proximity effect. - 特許庁

論理等価性検証システム１０には、論理等価性検証部１、ＲＴＬ／ゲートレベル回路記述２、ＲＴＬ／ゲートレベル回路記述３、及びライブラリ４が設けられている。例文帳に追加

The logical equivalence verification system 10 is provided with a logical equivalence verification part 1, an RTL/gate level circuit description 2, an RTL/gate level circuit description 3, and a library 4. - 特許庁

そして、半導体設計支援装置１００にダミーモジュール３１が挿入されたＲＴＬ論理回路を読み込んでゲートレベル回路を生成する。例文帳に追加

The RTL logic circuit with the dummy module 31 inserted thereinto is read into the semiconductor design support device 100 to generate a gate level circuit. - 特許庁

階層的な集積回路の各階層における要素を自動的に単純化し、無駄のない階層的ゲートレベルネットリストを作成する。例文帳に追加

To create a hierarchical gate level net list without waste by automatically simplifying elements in the respective hierarchies of a hierarchical integrated circuit. - 特許庁

記憶部１は、ゲートレベルネットリスト１１、タイミング制約１２及び遅延テーブル１３が予め記憶される。例文帳に追加

The storing section 1 stores a gate level net list 11, a timing restriction 12 and a delay table 13 in advance. - 特許庁

トランジスタレベルのネットリストとゲートレベルのハードウェア記述モデルが機能的に等価であることを自動的に検証する。例文帳に追加

To automatically verify a net list at transistor level and a hardware description model at gate level are functionally equivalent. - 特許庁

その強制代入記述を含むＦｏｒｃｅファイルに基づき再度ゲートレベルの論理シミュレーションを実施する。例文帳に追加

On the basis of a Force file containing the forcibly substituted description, gate-level logic simulation is implemented again. - 特許庁

ＲＴＬデータ２１に基づいて階層を保持したまま論理合成を行うことにより、ゲートレベルの論理合成後ネットリスト２２を生成する。例文帳に追加

A logic-synthesized net list 22 at a gate level is produced by synthesizing logics while holding layers on the basis of RTL data 21. - 特許庁