仕様書の検証の英語

設計仕様書に基づいて作成された回路図の論理的接続の確認を短期間かつ容易に行う検証装置を提供する。例文帳に追加

To provide a verification device for quickly and easily confirming the logical connection of a circuit diagram created on the basis of design specifications. - 特許庁

情報処理システムの仕様設計書より、設計仕様の一貫性と整合性を検証する機能、及び、テストデータを生成する機能を有する、設計品質検査支援システムを提供する。例文帳に追加

To provide a design quality inspection support system that has the functions of verifying consistency and integrity of design descriptions and of generating test data in accordance with specifications for an information processing system. - 特許庁

高度な仕様や、ＩＰ間にまたがる仕様を記述できるプロパティ記述言語で書かれたアサーションを処理するデジタル回路検証のための装置及び方法を提供する。例文帳に追加

To provide a device and method for digital circuit verification, which processes assertions written in a property specification language capable of describing high-level specifications and specifications on IPs. - 特許庁

アプリケーションデータを記述したＸＭＬ文書５０に含まれる各データ要素の仕様を、各データ要素が他のデータ要素との関連で満たすべき条件または該条件の検証手順を人が記述や理解のし易い言語で記述したデータ仕様記述文書３０を作成する。例文帳に追加

A data specification description document 30 is created which describes the specification of each data element contained in an XML document 50 describing application data in a condition each data element should satisfy in relation to other data elements, or a verification procedure of the condition in a language easy for a person to describe or understand. - 特許庁

ソフトウェア開発に関し、特に仕様書をベースとしたソフトウェア開発において、該仕様書からシミュレーション時における入出力データの自動生成や検証及びファームウェアの自動生成を可能にするソフトウェア開発装置及び方法を提供する。例文帳に追加

To provide a software development device and a method, allowing automatic generation of firmware, and automatic generation or verification of input/output data in time of simulation from a specification, in a software development, especially software development based on the specification. - 特許庁

半導体メモリ設計者の半導体メモリ試験仕様にもとづいて正確な半導体メモリ試験パターンを作成することができ、その検証を容易になし得ると共に、半導体メモリ試験仕様書も生成することができる半導体メモリ試験パターンの作成方法を提供する。例文帳に追加

To provide a semiconductor memory test pattern forming method by which an accurate semiconductor memory test pattern can be made based on semiconductor memory designer's semiconductor memory test specifications and its verification is facilitated and the semiconductor memory test specifications can also be formed. - 特許庁

プリント基板に配置される部品の端子間の論理接続情報を有する設計仕様書情報から、前記論理接続情報を取得する論理接続情報取得手段と、前記論理接続情報取得手段により取得された前記論理接続情報を検証する設計仕様検証手段とを備える。例文帳に追加

This verification device is provided with: a logical connection information acquisition means for acquiring logical connection information from the design specification information having the inter-terminal logical connection information of components arranged on a printed circuit board; and a design specification verification means for verifying the logical connection information acquired by the logical connection information acquisition means. - 特許庁

システムＬＳＩを構成する機能ブロックの接続検証を行う場合に、その動作仕様を理解しなくても、書き込むデータにより機能ブロックの内部回路が動作してしまうようなことを防ぎ、簡単に機能ブロックの接続検証を行う。例文帳に追加

To prevent the internal circuit of a function block from being operated by written data even when the operation specifications are not understood in verifying the connection of the function block constituting a system LSI and to easily verify the connection of the function block. - 特許庁