Delayed Memoryとは 意味・読み方・使い方

A strobe signal s100a from a memory 100 is delayed through delay circuits 1031 to 103n of a strobe delay selection part 103 to a plurality of delayed strobe signals.例文帳に追加

メモリ１００からのストローブ信号ｓ１００ａはストローブ遅延選択部１０３の遅延回路１０３１〜１０３ｎで遅延されて複数の遅延ストローブ信号となる。 - 特許庁

To provide a synchronous memory controller for suppressing an access operation from being delayed while securing compatibility with a synchronous memory (SDRAM), and to provide a synchronous memory and its control method.例文帳に追加

ＳＤＲＡＭとの互換性を確保しつつ、アクセス動作に遅れが生じることを抑制することができる同期型メモリコントローラ、同期型メモリ及びその制御方法を提供する。 - 特許庁

A latch signal is outputted to a random number value memory circuit 531 synchronizing a clock signal inverted or delayed.例文帳に追加

また、反転または遅延させたクロック信号に同期して、ラッチ信号を乱数値記憶回路５３１に出力する。 - 特許庁

The selector SL1 selects the signal line 24 upon receipt of the memory write signal, and applies the delayed clock signal to input/output memory control circuits 22, 23.例文帳に追加

セレクタＳＬ１は、メモリライト信号の受信に応じて信号線２４を選択し、遅延されたクロック信号を入出力メモリ制御回路２２，２３に印加する。 - 特許庁

An output is provided with two memory blocks 5 and 6 connected with a delayed addition part 7 and a received signal is digitalized and is stored in the first memory block 5.例文帳に追加

出力が遅延加算部７に接続された２つのメモリブロック５、６を備え、受信信号はディジタル化され、第１のメモリブロック５に記憶される。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

A receiving light control circuit 23 is provided with a delayed data memory part 29 for storing the delayed data regarding the input delayed data of receiving light signals S1 to S3 corresponding to the whole distance of signal line to which each of light receiving elements 22a to 22l is connected.例文帳に追加

受光制御回路２３には、各受光素子２２ａ〜２２ｌが接続される信号ライン全体の距離に対応した受光信号Ｓ１〜Ｓ３の入力遅れ時間に関する遅延データを記憶する遅延データ記憶部２９が設けられている。 - 特許庁

These delayed data are stored in a second memory part 6 while successively updating the head of the data for one piece of sampling data.例文帳に追加

同遅延したデータの先頭であって１サンプリングデータ分を順次更新しつつ第２のメモリ部６に記憶する。 - 特許庁