Head-Flipとは 意味・読み方・使い方

The position of the flip chip 1 inside a tray 3 is recognized by a first recognition unit 7, and it is picked up by a first pickup head 12.例文帳に追加

トレイ３内のフリップチップ１の位置を第１の認識ユニット７で認識して第１のピックアップヘッド１２でピックアップする。 - 特許庁

The second turntable 30 carries the flip chip 1 to a second transfer position S2 and transfers it to a third pickup head 69.例文帳に追加

第２のターンテーブル３０はフリップチップ１を第２の受渡し位置Ｓ２へ搬送し、第３のピックアップヘッド６９に受渡す。 - 特許庁

A scan flip-flop for control and a scan flip-flop for observation are added before a head element and after a tail element of continuous uninspected elements respectively to input a second input value pattern and to observe a second expected value pattern.例文帳に追加

検査を受けなかった連続する素子の先頭素子の前、最後尾の素子の後に、それぞれ、制御用スキャンフリップフロップ、観測用スキャンフリップフロップを追加し、第２の入力値パターンの入力及び第２の期待値パターンの観測を行う。 - 特許庁

The first pickup head 12 carries the flip chip 1 to a first transfer position S1 while vertically inverting it, and transfers it to a second pickup head 40.例文帳に追加

第１のピックアップヘッド１２はフリップチップ１を上下反転させながら第１の受渡し位置Ｓ１へ搬送し、第２のピックアップヘッド４０へ受渡す。 - 特許庁

Making an opening and wiring layout on the suspension close to the head, a preamplifier is flip chip mounted on the other surface of the head slider.例文帳に追加

プリアンプをヘッド近傍のサスペンションのヘッドスライダ反対面へ搭載するためにサスペンションに開口を設け配線パターン引き回しプリアンプをフリップチップ実装する。 - 特許庁

A flip-chip bonder is provided with a prehead section 6 for sucking a semiconductor chip picked up by the pickup mechanism of a wafer ring set fixedly and carrying the semiconductor chip to a mount head section.例文帳に追加

フリップチップボンダには、ウエハリングセットのピックアップ機構によってピックアップされた半導体チップを吸着固定し、該半導体チップをマウントヘッド部に搬送するプリヘッド部６が設けられている。 - 特許庁

The wiring board 10 where the semiconductor chip 22 is flip-chip bonded is mounted on a table 51, and a heat spreader 32 is supported by a bonding head 52.例文帳に追加

半導体チップ２２をフリップチップボンドした配線基板１０をテーブル５１上に搭載し、ヒートスプレッダー３２をボンディングヘッド５２で支持する。 - 特許庁

The scan flip-flop 12 is arranged at the head of the first scan chain and holds asynchronous test data corresponding to the first test data outputted from the OR element 17.例文帳に追加

スキャンフリップフロップ１２は、前記第１のスキャンチェーンの先頭に配置され、ＯＲ素子１７が出力した第１のテストデータに対応する非同期テストデータを保持する。 - 特許庁