Logical NORとは 意味・読み方・使い方

On the other hand, since a path of G111, G112 incorporate a NOR circuit G161 and an inverter G162, a change in a logical value at a point F is delivered to a point Fa by a delay of two gates.例文帳に追加

一方、Ｇ１１１，Ｇ１１２の経路ではＮＯＲ回路Ｇ１６１およびインバータＧ１６２をも介するので、ＦａにおいてはＦにおける論理値の変化が２ゲート分延長される。 - 特許庁

The read-out data transition detecting circuit 13 is provided with a NOR gate 15, and outputs a transition detecting signal/DT1-1 of a logical low level to a node n/DT1 when either of the read-out data/RD1 or the read out data RD1 is a logical high level.例文帳に追加

読み出しデータ遷移検出回路１３は，ＮＯＲゲート１５を備えており，読み出しデータ／ＲＤ１または読み出しデータＲＤ１のいずれかが論理的高レベルのとき，ノードｎ／ＤＴ１に対して，論理的低レベルの遷移検出信号／ＤＴ１−１を出力する。 - 特許庁

Even if the output signals of the NOR circuit 32 and the NAND circuit 35 are switched according to the direction of transfer, the logical levels of the clock signal CLK and the normal rotation clock signal CK will match each other.例文帳に追加

転送方向に応じてＮＯＲ回路３２とＮＡＮＤ回路３５の出力信号を切り替えたとしても、クロック信号ＣＬＫと正転クロック信号ＣＫの論理レベルが一致する。 - 特許庁

The latch 1 installed in an I/O part or the like of this semiconductor circuit device is constituted from inverters 2-13, logical sum circuits 14, 15, a NAND circuit 16, and a NOR circuit 17.例文帳に追加

半導体集積回路装置のＩ／Ｏ部などに設けられたラッチ１は、インバータ２〜１３、論理和回路１４，１５、否定論理積回路１６、ならびに否定論理和回路１７から構成されている。 - 特許庁

In this vertical field effect transistor laminated in its thickness direction, at least either an NOR circuit or an NAND circuit among logical circuits is realized according to the arrangement positions of a semiconductor layer and a gate electrode 4.例文帳に追加

厚み方向に積層される縦型の電界効果トランジスタにおいて、半導体層とゲート電極４との配設位置によって、論理回路のうちＮＯＲ回路およびＮＡＮＤ回路の少なくともいずれか一方を実現する。 - 特許庁

This superconductor NOR gate assembly 10 includes plural logical inputs (inputs 1-N), and each logical input is connected with an SQUID 16, and each SQUID includes at least one resistor 22 for removing hysteresis generated in the output of the SQUID in response to signal level change in the input of the SQUID.例文帳に追加

本発明による超電導論理ゲート・アセンブリは、複数の論理入力（入力１−Ｎ）を含み、各論理入力がＳＱＵＩＤ（１６）に結合され、更に各ＳＱＵＩＤが、当該ＳＱＵＩＤへの入力における信号レベル変化に応答してＳＱＵＩＤの出力に生成されるヒステリシスを除去する、少なくとも１つの抵抗器（２２）を含む。 - 特許庁

The NOR gate G1 determines whether the addition result is 0 or not, and an AND gate G2 gets the logical product of the determination result and the retained content of the Z flag F2, and the output signal is given to the Z flag F2 via the selector S3.例文帳に追加

ＮＯＲゲートＧ１で加算結果が０であるか否かが判定され、ＡＮＤゲートＧ２によってこの判定結果とＺフラグＦ２の保持内容の論理積がとられ、その出力信号がセレクタＳ３を介してＺフラグＦ２に与えられる。 - 特許庁

To provide a semiconductor device with a logical circuit constituted therein, which includes: an inverter, a NAND, a NOR, an AND, an OR, or the combination of them, while taking advantage of the excellent characteristic of a transistor with a three-dimensional structure formed on the side wall of an island shape semiconductor layer.例文帳に追加

島状半導体層の側壁に形成される三次元構造のトランジスタの優れた特性を生かしつつ、インバータ、ＮＡＮＤ、ＮＯＲ、ＡＮＤ、ＯＲ、あるいはそれらの組み合わせを含む論理回路が構成された半導体装置を提供する。 - 特許庁