MOS numberとは 意味・読み方・使い方

The server collects a first subjective evaluation value of a total evaluation sample number obtained by multiplying an evaluator identifier number by an evaluation sample number per evaluator as the first time, and leads an average value MOS of the first subjective evaluation value.例文帳に追加

サーバが、１回目として、評価者識別子数と、評価者当たりの評価サンプル数との乗算による総評価サンプル数の第１の主観評価値を収集し、第１の主観評価値の平均値MOSを導出する。 - 特許庁

Clocked inverter circuits X1 to X4 are provided which are mutually different in the number of cascade connection stages of MOS transistors.例文帳に追加

ＭＯＳトランジスタの縦属接続段数が互いに異なるクロックドインバータ回路Ｘ１〜Ｘ４を設ける。 - 特許庁

To improve drain breakdown voltage characteristics of a high breakdown voltage MOS transistor, integrated with another CMOS element and formed on a semiconductor substrate, while suppressing the number of processes for manufacturing the high breakdown voltage MOS transistor.例文帳に追加

半導体基板上に他のＣＭＯＳ素子と集積して形成される高耐圧ＭＯＳトランジスタの、工程数を抑制しながら、ドレイン耐圧特性を向上させる。 - 特許庁

Since a halftone mask is employed, alignment is not required at the joint of the P-MOS part 25 and the N-MOS part 26 and high integration can be realized by decreasing the number of photolithographic steps.例文帳に追加

ハーフトーンマスクを用いることにより、Ｐ−ＭＯＳ部２５とＮ−ＭＯＳ部２６の結合部分に位置合わせが不要となり、ホト工程数を少なく高集積化できる。 - 特許庁

To provide a method for manufacturing a MOS device and a CMOS device having small number of times of photoelectric alignments and small number of ion implanting steps.例文帳に追加

フォトアライメント回数およびイオン注入工程数の少ない、ＭＯＳデバイスおよびＣＭＯＳデバイスを製造する方法を提供すること。 - 特許庁

A pseudo-random number generation circuit 12 generates random number data for determining the frequency of the switching signal of MOS transistors M1 and M2 randomly.例文帳に追加

擬似乱数発生回路１２は、ＭＯＳトランジスタＭ１、Ｍ２のスイッチング信号の周波数をランダムに決定するための乱数データを生成する。 - 特許庁

To reduce the number of processes where a MOS transistor and a resistive element are formed on the same semiconductor substrate.例文帳に追加

ＭＯＳトランジスタと抵抗素子とを同一半導体基板上に形成する際に工程数を削減する。 - 特許庁

To decrease the number of processes where a MOS transistor and a capacitive element are formed on the same semiconductor substrate.例文帳に追加

ＭＯＳトランジスタと容量素子とを同一半導体基板上に形成する際に工程数を削減する。 - 特許庁