N-MOSとは 意味・読み方・使い方

Further, the source of an N-channel MOS transistor M5 is connected to the gate of a P-channel MOS transistor M7 in the push-pull circuit 15, and the P-channel MOS transistor M7 is driven by an output from the source of the N-channel MOS transistor M5.例文帳に追加

また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。 - 特許庁

The pre-charge drive circuits 51-5q are formed in a cross region, and constituted of (n) channel MOS transistors NM1 and (n) channel MOS transistors NM2.例文帳に追加

プリチャージドライブ回路51〜5qは、クロス領域に形成され、nチャネル型のMOSトランジスタNM1と、nチャネル型のMOSトランジスタNM2とで構成されている。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

The P-channel MOS transistor M4 is connected to the N-channel MOS transistor M5 in series via a current source Q11.例文帳に追加

PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

A sense amplifier precharging circuit SPD is constituted of n type MOS transistors MN20, MN21, MN30, MN31, MN32 and Mn33 and the circuits are formed respectively in cross areas.例文帳に追加

センスアンププリチャージ回路SPDは、nチャネル型のMOSトランジスタMN20，MOSトランジスタMN21，MOSトランジスタMN30，MOSトランジスタMN31，MOSトランジスタMN32，及びMOSトランジスタMN33で構成されており、各々クロス領域に形成されている。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁