Memory dividerとは 意味・読み方・使い方

The clock generator is composed of a TCXO 1 to be controlled by an AFC circuit 12, a 1st frequency divider 2, a VCO 3, a 2nd frequency divider 4, a phase comparator 5, a charge pump 6, a memory (ROM) 11, a computing section 10, a register 8 and a temperature sensing section 9.例文帳に追加

ＡＦＣ回路１２により制御されるＴＣＸＯ１と、第１分周器２、ＶＣＯ３、第２分周器４、位相比較器５、チャージポンプ６、メモリ（ＲＯＭ）１１、計算部１０、レジスタ８および温度検知部９より構成される。 - 特許庁

In other words, when a digital filter is used as the channel divider 3, the same coefficient data is written in a right coefficient memory 4 and a left coefficient memory 5 being coefficient memories for both right and left systems.例文帳に追加

つまり、デジタルフィルタをチャネルデバイダ３として使用する場合は、左右の両系統の係数メモリであるＲｉｇｈｔ係数メモリ４およびＬｅｆｔ係数メモリ５に、同じ係数データを書込むことになる。 - 特許庁

The disclosed divider methodology permits the design of advanced circuit functions, such as double data rate memory operations, without the need for additional clock signal sources.例文帳に追加

開示される除算方法は、付加的なクロック信号ソースの必要なしに、ダブル・データ・レート・メモリ動作のような、高度な回路関数の設計を可能にする。 - 特許庁

Each of the circuits 5, 25 is provided with a phase information generating circuit 4, a memory circuit 6, a phase number generating circuit 7, a control circuit 8, a sampling circuit 10, a 1/M frequency division counter 11 and a frequency divider circuit 12.例文帳に追加

これらの回路５、２５は、位相情報発生回路4、メモリ回路6、位相番号発生回路７、制御回路8、標本化回路10、Ｍ分周カウンタ11および分周回路12を備える。 - 特許庁

Upon receiving the data write command, the FIFO type memory S3 stores the required line average concentration based on the continuous input data from an analog divider S2.例文帳に追加

データ書込み指令を受けると、ＦＩＦＯ型メモリＳ３は、除算器Ｓ２からの連続的な入力データから必要なライン平均濃度を記憶する。 - 特許庁

An 8-bit signal related to the brightness among picture signals stored in a picture memory 51 is divided into higher order 4-bits and lower order 4-bits by a signal divider 52.例文帳に追加

画像メモリ５１に蓄積されている画像信号のうちの輝度に関する８ビットの信号は、信号分割器５２により上位４ビット、下位４ビットに分割される。 - 特許庁

An adder 30 and a divider 40 generate average data of the number T of images out of a group of T+1 images received by a frame memory 20, and a subtractor 50 generates difference data between the one remaining image and the average data.例文帳に追加

加算器３０および除算器４０により、フレームメモリ２０に入力されたＴ＋１枚の画像群のうちのＴ個の画像の平均データを作成し、残りの１個の画像と平均データとの差分データを減算器５０で作成する。 - 特許庁

This memory is provided with a VBB level changing circuit 12 shallowing negative voltage VBB applied as substrate voltage in accordance with shift to a self-refresh mode and a refresh cycle frequency divider 10 lengthening a self-refresh period in accordance with shift to the self-refresh mode.例文帳に追加

セルフリフレッシュモードへの移行に応じて基板電圧として印加される負電圧ＶＢＢを浅くするＶＢＢレベル変更回路１２と、セルフリフレッシュモードへの移行に応じてセルフリフレッシュの周期を長くするリフレッシュサイクル分周器１０とを設けた。 - 特許庁