current logic current switchingとは 意味・読み方・使い方

A gate drive integrated circuit for switching a power transistor using an external controller includes gate drive capability and a low zero input current, and enables the use of bootstrap supplitechnic technique to supply a logic supply voltage.例文帳に追加

外部コントローラを使用するパワートランジスタをスイッチングするためのゲートドライバ集積回路は、ゲート駆動能力および低零入力電流を含み、論理供給電圧を供給するためにブートストラップサプリテクニックの使用を可能にする。 - 特許庁

The diodes ESD 1 and ESD 2 discharge static electricity generated in the current supply line and the data line to the logic power supply wiring to reduce the electrostatic breakdown of a driving TFT 23 and switching TFT 22 included in the unit circuit 20.例文帳に追加

ダイオードＥＳＤ１及びＥＳＤ２は、電流供給線及びデータ線で発生した静電気をロジック電源配線に放出し、単位回路２０に含まれる駆動ＴＦＴ２３及びスイッチング用ＴＦＴ２２が静電破壊されることを低減する。 - 特許庁

A signal to be inputted into a transistor M3 of the logic input circuit 10 is generated from a switching signal and a signal to be input into the terminal EN by an inverter IV3 and an AND gate A0, and the transistor M3 is used to control a current flowing to a transistor M2.例文帳に追加

インバータＩＶ３及びＡＮＤゲートＡ０により、スイッチング信号、及び端子ＥＮに入力される信号から論理入力回路１０のトランジスタＭ３のゲートに入力する信号を生成し、そのトランジスタＭ３を用いてトランジスタＭ２に流れる電流を制御する。 - 特許庁

If the current comparison signal Icmp is asserted during a period when the voltage comparison signal Vcmp is asserted, a logic unit 20 sets a control signal Spfm to a second level at which the switching transistor M1 is turned off, and sets the control signal Spfm to a first level at which the switching transistor M1 is turned on after the lapse of a predetermined off time Toff.例文帳に追加

ロジック部２０は、電圧比較信号Ｖｃｍｐがアサートされる期間中、電流比較信号Ｉｃｍｐがアサートされると、制御信号ＳｐｆｍをスイッチングトランジスタＭ１がオフする第２レベルにセットし、所定のオフ時間Ｔｏｆｆの経過後に、制御信号ＳｐｆｍをスイッチングトランジスタＭ１がオンする第１レベルにセットする。 - 特許庁

A control circuit part includes a logic circuit 2 to select the bridge circuit corresponding to a load to be driven according to sequence data IN1 to IN6 inputted from the outside, and an output switching circuit 51 to change and connect the single constant current circuit to the bridge circuit selected according to the selection of a plurality of bridge circuits.例文帳に追加

制御回路部は、外部から入力されるシーケンスデータＩＮ１〜ＩＮ６に応じて駆動すべき負荷に対応するブリッジ回路を選択する論理回路２と、複数のブリッジ回路の選択に応じ単一の定電流化回路を切り換えて選択されたブリッジ回路に接続する出力切換回路５１とを含む。 - 特許庁

A dead time compensation logic circuit 160 calculates a dead time compensation voltage ▵V' based on a rate of change of a voltage command value V*, a gain ▵V calculated from a DC voltage value Vdc supplied to the power converter device, a dead time Td and a switching frequency fc, and a current polarity A.例文帳に追加

デットタイム補償ロジック回路１６０は、電圧指令値Ｖ＊の変化率と、電力変換装置に供給される直流電圧値ＶｄｃとデットタイムＴｄとスイッチング周波数ｆｃより演算したゲインΔＶと、電流の極性Ａとに基づいて、デットタイム補償電圧ΔＶ’を算出する。 - 特許庁

A reverse current reduction technique is realized, by mounting a circuit to take in a PWM signal, an output signal of the switching regulator and a supply voltage the and an OR gate for outputting a logic signal for controlling the turning ON/OFF of a PMOS buffer positioning at the output.例文帳に追加

逆電流低減技法が、ＰＷＭ信号と、スイッチングレギュレータの出力信号と、供給電圧とを取り入れて、逆電流の流れの開始を知らせるためのロジック信号を出力する回路、および出力に位置するＰＭＯＳバッファのオン／オフを制御するためのロジック信号を出力するＯＲゲートを実装することによって実現される。 - 特許庁