test data compressionとは 意味・読み方・使い方

To preclude a data of an indefinite value from being taken from an indefinite value generation circuit into a test result compression part therefor, in a scan test using the test result compression part.例文帳に追加

テスト結果圧縮部を使用するスキャンテスト時に不定値発生回路からの不定値のデータがそのテスト結果圧縮部に取り込まれないようにする。 - 特許庁

To reduce costs for a test by shortening time for testing a semiconductor memory having an error correction function and a data compression test function.例文帳に追加

誤り訂正機能およびデータ圧縮試験を有する半導体メモリの試験時間を短縮し、試験コストを削減する。 - 特許庁

To provide a semiconductor test system capable of storing a test result in a small-capacity data fail memory by using a compression technique.例文帳に追加

圧縮技術を用いて、小さな容量のデータフェイルメモリにテスト結果を格納することができる、半導体テストシステムを提供する。 - 特許庁

The test data compression method comprises a step for acquiring equivalent core of plural cores in the System-on Chip circuit, and a step for applying reseeding of linear feedback shift register (LFSR) for test data compression of the equivalent core.例文帳に追加

データ圧縮方法は、システムオンチップ回路内の複数のコアの等価コアを取得するステップと、線形フィードバックシフトレジスタ（ＬＦＳＲ）の再シード（reseeding）を等価コアの試験データの圧縮に適用するステップと、を有する。 - 特許庁

To provide test data compression method applicable to System-on Chip (SoC) which can attain maximum compression, while shortening the test run time.例文帳に追加

試験実行時間を短縮するとともに最大圧縮を達成可能な、システムオンチップ（ＳｏＣ；System-on Chip）チップに適用可能なデータ圧縮方法を提供する。 - 特許庁

The test plan of each circuit element for composing a data path is subjected to scheduling in parallel in a form to be compressed, and a compression operation is made to generate a compression test plan (step 1006).例文帳に追加

データパスを構成する各回路要素のテストプランを圧縮可能な形で並列にスケジューリングし、圧縮演算を施して圧縮テストプランを生成する（ステップ１００６）。 - 特許庁

To provide a semiconductor memory device executing a test during data compression even when parity data are stored.例文帳に追加

パリティデータを格納した場合においてもデータ圧縮を行いつつテストを実行することを可能にした半導体記憶装置を提供する。 - 特許庁

Test data input time series compression circuit 1-3 has a flag register, a data register and a computing unit.例文帳に追加

テストデータ入力時系列圧縮回路１−３は、フラグレジスタ、データレジスタ、及び演算器を有する。 - 特許庁