vt-lineとは 意味・読み方・使い方

When a connection destination of the operational amplifier 37A is switched from a data line 31A to a data line 31B, the control part applies a voltage of VSS<V≤VMM+Vt (Vt is a threshold voltage of a SW2) to a gate of an n-channel type field-effect transistor SW2 to make the n-channel type field-effect transistor SW2 transit to a conduction state.例文帳に追加

オペアンプ３７Ａの接続先をデータ線３１Ａからデータ線３１Ｂへ切り替える際、制御部は、ＶＳＳ＜Ｖ≦ＶＭＭ＋Ｖｔ（ＶｔはＳＷ２の閾値電圧）の電圧Ｖをｎチャネル型電界効果トランジスタＳＷ２のゲートに印加してｎチャネル型電界効果トランジスタＳＷ２を導通状態に遷移させる。 - 特許庁

A correction capacitor 14 whose static capacitance is C/2^x (wherein x is 2 or 3) is connected via a switch 15 between an internal node N and a line of a reference voltage VL, and charged up to a voltage VL-VT (wherein VT is a threshold voltage of an inverter 21) in a hold operation state.例文帳に追加

内部ノードＮとゼロスケール基準電圧ＶＬの間に、スイッチ１５を介して静電容量がＣ／２^ｘ（但し、ｘは２または３）の補正キャパシタ１４を接続し、ホールド動作時にＶＬ−ＶＴ（但し、ＶＴはインバータ２１の閾値電圧）に充電する。 - 特許庁

Therefore, it can be guaranteed that a word line potential at a point being more closer to the remote end side than the point (x) exceeds threshold voltage Vt of a memory cell, and correct read-out of a memory cell can be performed.例文帳に追加

このため、×点よりも遠端側のワード電位がメモリセルの閾値電圧Ｖｔ以上となることを保証でき、メモリセルの正しい読み出しが可能となる。 - 特許庁

When the water pump is in an operation stop mode, the control device executes various controls based on an estimated water temperature VT (solid line) estimated by a first estimation mode (t1 to t2).例文帳に追加

ウォータポンプが運転停止モードであるときには第１推定態様で推定した推定水温ＶＴ（実線）に基づいて各種制御を実行する（ｔ１〜ｔ２）。 - 特許庁

The tunable matching circuit 32 takes a ground potential from a set substrate side to which an antenna module 20 is mounted, via a transmission line 43, and an application line of a tuning signal Vt that is a DC bias is made into a route different from the transmission line 43 for fetching an RF signal to a tuner side.例文帳に追加

チューナブル整合回路３２がアンテナモジュール２０の取り付けられるセット基板側から伝送ライン４３を介してグランド電位をとると共に、ＤＣバイアスであるチューニング信号Ｖｔの印加ラインを、ＲＦ信号をチューナ側に取り込む伝送ライン４３とは別経路にする構成とした。 - 特許庁

To suppress variance on voltage applied to a bit line when an erasure voltage application step is repeatedly executed and to reduce variance on Vt after erasure in a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置において、消去電圧印加ステップを繰り返し実行する際のビット線への印加電圧のばらつきを抑制し、消去後のＶｔばらつきを低減する。 - 特許庁

After an elapse time TD1, since a delay circuit 207 raises the potential of one end of a capacitor 208 by Vcc, the gate potential of the transistor 201 is turned into 2Vcc-Vt, and a source line is charged at a high speed.例文帳に追加

遅延時間Ｔ_D1経過後に、遅延回路２０７がキャパシタ２０８の一端の電位をＶｃｃだけ引き上がるので、トランジスタ２０１のゲート電位は２Ｖｃｃ−Ｖｔとなり、ソース線が高速で充電される。 - 特許庁

Signal line voltage VR is compared with preset threshold voltage VT by a voltage comparison part 11 by turning the second switch 5 on, and on the basis of the comparison result, the first switches 4a to 4e are controlled and connection of terminal impedance elements Ra to Re is selected.例文帳に追加

第２のスイッチ５のオンで、信号線電圧ＶＲと予め設定された閾値電圧ＶＴを電圧比較部１１で比較し、その比較結果により第１のスイッチ４ａ〜４ｅを制御し、終端インピーダンス素子Ｒａ〜Ｒｅの接続を選択する。 - 特許庁