write port circuitとは 意味・読み方・使い方

To provide a method and a circuit for avoiding memory access collisions during asynchronous read-write access to a single-port RAM (SPRAM) 120.例文帳に追加

シングルポートＲＡＭ（ＳＰＲＡＭ）１２０に対する非同期の読み出し書き込みアクセスにおけるメモリアクセスの衝突を防止する方法及び回路を提供する。 - 特許庁

In the case of writing data to a two-port RAM in the digital delay circuit employing the two-port RAM, when written data are equal to data which have already been stored in a write object address, a write clock is stopped to stop data writing.例文帳に追加

２ポートＲＡＭを使用したデジタル遅延回路において、２ポートＲＡＭにデータを書込む際に、書き込みデータと書き込み対象アドレスに既に保持されているデータが等しい場合には書き込みクロックを停止しデータの書き込みを行わないようにする。 - 特許庁

In the case of write an address control section 12 brings a write side gate 13 to be set and 2-parallel data are written in a single port memory 11 according to a top pointer of the data group detected by a pointer detection circuit 17.例文帳に追加

アドレス制御部１２により、書込み時は、書込み側ゲート１３はオン状態にされ、２並列データが、ポインタ検出回路１７により検出されたデータ群の先頭位置に従い、シングルポートメモリ１１に書込まれる。 - 特許庁

A data signal of the write port section AW is input to a gate of the transistor 18C which is one of the two homopolar transistors 18c, 18d of the second inverting circuit 18B.例文帳に追加

前記第２の反転回路１８Ｂの同極の２個のトランジスタ１８ｃ、１８ｄのうち１つのトランジスタ１８ｃのゲートは、前記書き込み用ポートＡＷのデータ信号が入力される。 - 特許庁

The memory circuit has one or a plurality read ports, one or a plurality write ports, a cross talk glitch suppressor circuit to suppress a cross talk glitch between inner signal lines of each port, and a control means to control the capability of the cross talk glitch suppressor circuit.例文帳に追加

１つ、もしくは複数の読み出しポート、及び１つ、もしくは複数の書き込みポートと、各ポートの内部信号線間のクロストークグリッチを抑制するクロストークグリッチ抑制回路と、前記クロストークグリッチ抑制回路の能力を制御する制御手段とを備えたものである。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

The duplicate sample removal circuit also "removes" those codes that have already been counted as part of a larger increment by de-asserting a write enable line to a memory element such as a dual port RAM.例文帳に追加

二重サンプリング除外回路は更に、デュアルポートＲＡＭといったメモリエレメントへの書込みイネーブルラインをディアサートすることによってより大きいインクリメントの一部として既に計数されているコードを「除外」する。 - 特許庁

When writing video data in the 1 port SRAMs 22, 23 and reading out video data from the 1 port SRAMs 22, 23 simultaneously are performed, a selector 38 selects and outputs a write control signal delayed by a delay circuit 35.例文帳に追加

セレクタ３８は、１ポートＳＲＡＭ２２および２３への映像データの書き込みと、１ポートＳＲＡＭ２２および２３からの映像データの読み出しとが同時に発生した場合に、遅延回路３５によって遅延された書き込み制御信号を選択して出力する。 - 特許庁