「"cell test"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SUBSTRATE FOR CELL TEST WITH AUXILIARY ELECTRODE例文帳に追加

補助電極付き細胞試験用基板 - 特許庁

SEMICONDUCTOR STORAGE DEVICE AND DEFECTIVE CELL TEST METHOD例文帳に追加

半導体記憶装置、および欠陥セルテスト方法 - 特許庁

The memory cell test system 30 performs memory cell test for a semiconductor device in which a memory cell is formed.例文帳に追加

メモリセルテストシステム３０は、メモリセル部が形成された半導体装置に対し、メモリセルテストを行う。 - 特許庁

CONTAINER FOR CELL TEST AND METHOD FOR TESTING CELL USING THE SAME例文帳に追加

細胞試験用容器及びそれを用いた細胞試験方法 - 特許庁

To keep the production cost of solar cell test devices low.例文帳に追加

太陽電池セル検査装置の製造コストを低額に抑える。 - 特許庁

MATCHING CIRCUIT DEVICE WITH CELL TEST FUNCTION FOR PREVENTING STATIC DISCHARGE例文帳に追加

セルテスト機能を具えた静電放電防護整合回路装置 - 特許庁

A system for fabricating a semiconductor device includes a memory cell test system 30, and an element wiring forming apparatus 50.例文帳に追加

本発明による半導体製造装置は、メモリセルテストシステム３０と素子配線形成装置５０とを具備する。 - 特許庁

METHOD FOR EVALUATING FUEL CELL, TEST APPARATUS FOR EVALUATING FUEL CELL, AND ANALYSIS PROGRAM FOR EVALUATING FUEL CELL例文帳に追加

燃料電池評価方法及び燃料電池評価試験装置並びに燃料電池評価用解析プログラム - 特許庁

To provide a substrate for cell test, which can apply a uniform voltage to the entire substrate.例文帳に追加

本発明は基板全体に均一な電圧を印加することが可能な細胞試験用基板を提供することを目的とする。 - 特許庁

To provide a container for a cell test which can impress voltage without producing unevenness in a cell adhesion inhibiting property region at a certain experiment condition.例文帳に追加

一定の実験条件で、細胞接着阻害性領域内においてムラを生じることなく電圧を印加することができる細胞試験用容器を提供することを目的とする。 - 特許庁

The element wiring forming apparatus 50 forms fuse elements 11a-11f in a pattern according to the results of memory cell test on the semiconductor device, and forms elements or wiring in a region above a region where the fuse elements are formed.例文帳に追加

素子配線形成装置５０は、メモリセルテストの結果に応じたパタンのヒューズ素子１１ａ〜１１ｆを半導体装置上に形成し、ヒューズ素子が形成された領域の上方の領域に素子又は配線を形成する。 - 特許庁

To provide a bit cell test circuit that conducts a write and a readout test of a bit cell to be tested through simple operation, and a method of detecting a defective bit cell.例文帳に追加

簡易な動作によりテスト対象ビットセルの書き込み及び読み出しテストを実行するビットセルテスト回路及び不良ビットセル検出方法を提供すること - 特許庁

As shown in Figure 1, this standby CELL test system comprises a plurality of partitions and the service processor connected to the respective partitions to be able to freely change the partition configuration.例文帳に追加

図１によると、本発明は、複数のパーティションと、各パーティションと接続され、パーティション構成を自由に変更可能なサービスプロセッサとから構成される。 - 特許庁

A redundancy detecting circuit 30 detecting whether a redundant program means is used or not is provided, at a redundancy memory cell test, operation of a redundant memory cell decoder 15 is controlled in accordance with whether a redundant program means 16 is used or not.例文帳に追加

冗長プログラム手段の使用の有無を検出する冗長検出回路３０を設け、冗長メモリセルテスト時に、冗長プログラム手段１６の使用有無に応じて冗長メモリセルデコーダ１５の動作を制御する。 - 特許庁

To provide a semiconductor memory provided with a memory unit storing an address of a memory cell having an error and for which a memory cell test is performed, and to reduce a demand for a memory of a memory unit as far as possible.例文帳に追加

エラーを有するメモリセルのアドレスを記憶する前述のメモリユニットを備えたメモリセルテストにかけられる半導体メモリを提供し、メモリユニットのメモリ需要を可能な限り小さくする。 - 特許庁

To suppress deterioration of an access speed to a memory cell in a normal access mode in adding a forced access mode for a redundant cell test to a data line shift circuit in a semiconductor memory having a data line shift redundant circuit system.例文帳に追加

データ線シフト冗長回路方式を有する半導体メモリにおいて、データ線シフト回路に冗長セルテスト用の強制アクセスモードを付加する際、通常アクセスモード時のメモリセルへのアクセス速度の劣化を抑制する。 - 特許庁

Also, at redundant memory cell test, a defective region is caused forcedly in the redundant memory cell being used already for redundancy replacement by the redundant memory cell decoder 15, the number of effective loaded redundant memory cells of the semiconductor memory is recognized for a test device/test program.例文帳に追加

また冗長メモリセルテスト時に、冗長メモリセルデコーダ１５により、既に冗長置換に使用されている冗長メモリセルに強制的に不良帯を発生させ、当該半導体記憶装置の実効的な冗長メモリセル搭載数を検査装置/検査プログラムに対して認識させる。 - 特許庁

To provide a clock generation circuit, a semiconductor integrated circuit, and a test device therefor which can prevent a decrease in detection rate and an increase in circuit size, reduce the effect of a multi-cycle path, correctly identify problem parts, and test at a higher frequency even if provided with test objects with different frequencies in a non-scanned cell test.例文帳に追加

非スキャンセルの試験において、検出率低下、回路規模の増大を防止でき、マルチサイクルパスの影響を低減でき、不具合箇所を的確に特定でき、異周波数の試験対象があっても高速側の周波数で試験をすることが可能な、クロック生成回路、半導体集積回路およびその試験装置を提供する。 - 特許庁

The substrate for cell test includes a base material and an electrode arranged on the base material, wherein the electrode includes a main electrode and an auxiliary electrode connected to the main electrode conductively, and a cell adhesive region and a cell-adhesion-inhibiting region adjacent to the cell adhesive region are arranged on the main electrode.例文帳に追加

上記課題は、基材と、前記基材上に配置された電極とを備える細胞試験用基板であって、前記電極は、主電極と、前記主電極に導電可能に接続された補助電極とを含み、前記主電極上には、細胞接着性領域と、前記細胞接着性領域に隣接する細胞接着阻害性領域とが配置されていることを特徴とする前記細胞試験用基板によって解決することができる。 - 特許庁