「"inter processor communication"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

INTER-PROCESSOR COMMUNICATION METHOD, MULTIPROCESSOR SYSTEM, AND PROCESSOR例文帳に追加

プロセッサ間通信方法、マルチプロセッサシステム及びプロセッサ。 - 特許庁

INFORMATION PROCESSING APPARATUS, AND, INTER-PROCESSOR COMMUNICATION CONTROL METHOD例文帳に追加

情報処理装置、及び、プロセッサ間通信制御方法 - 特許庁

TASK CONTROLLING METHOD USING INTER-PROCESSOR COMMUNICATION OF OPERATING SYSTEM例文帳に追加

オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 - 特許庁

INTER-PROCESSOR, COMMUNICATION INTERFACE CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

プロセッサ間通信インタフェース回路及び半導体集積回路装置 - 特許庁

To enable high-speed inter-processor communication by providing hierarchical inter-processor communication in a multiprocessor system provided with a lot of processors.例文帳に追加

多数のプロセッサを含むマルチプロセッサシステムにおいて、階層的なプロセッサ間通信を実現し、高速なプロセッサ間通信を可能にする。 - 特許庁

APPARATUS FOR PROVIDING INTER-PROCESSOR COMMUNICATION USING TCP/IP IN COMMUNICATION SYSTEM例文帳に追加

通信システムにおけるＴＣＰ／ＩＰを利用したプロセッサ間通信装置 - 特許庁

METHOD AND DEVICE FOR CONTROLLING INTER-PROCESSOR COMMUNICATION AND PRIVATE EQUIPMENT CONTROLLER例文帳に追加

プロセッサ間通信制御方法およびその装置並びに専用機の制御装置 - 特許庁

The communication part 109 performs inter-processor communication, while the communication part 110 performs intra-processor communication.例文帳に追加

通信部１０９は、プロセッサ間通信を行う一方、通信部１１０は、プロセッサ内通信を行う。 - 特許庁

because of cache miss penalty, insufficient throughput of the memory system, and poor inter-processor communication performance 例文帳に追加

キャッシュミスによる不利, メモリシステムの不十分なスループット, および貧弱なプロセッサ間連絡性能によって - コンピューター用語辞典

To provide an inter-processor communication device, an inter-processor communication method, a program, and a recording medium that reduce communication overhead generated by communication processing using shared memory between processor nodes to enable high-speed communications.例文帳に追加

各プロセッサノード間での共有メモリを用いた通信処理で発生する通信オーバーヘッドを低減し、高速通信が可能なプロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体を提供すること。 - 特許庁

To provide a system capable of reducing the quantity of inter-processor communication at the time of executing a program in a parallel compiler.例文帳に追加

並列コンパイラにおいて、プログラム実行時のプロセッサ間通信量を削減することができる、システムの提供。 - 特許庁

To provide a method that safely initializes the state of a device inexpensively by using serial inter-processor communication.例文帳に追加

プロセッサ間のシリアル通信を利用して、安価に装置の状態を安全にイニシャルする方法を提供する。 - 特許庁

To provide an inter-processor communication system capable of reducing or hiding the overhead of address conversion in a receiver.例文帳に追加

受信装置でのアドレス変換のオーバヘッドの削減や隠蔽を図ることが可能なプロセッサ間通信システムを提供する。 - 特許庁

The channel program managing means 21 checks the channel number of the inter-processor communication and actuates a channel program processing means 24.例文帳に追加

チャネルプログラム管理手段２１はプロセッサ間通信のチャネル番号を調べ、チャネルプログラム処理手段２４に起動をかける。 - 特許庁

Thus inter-processor communication is executed between the OSs 11, 21 of respective processors 1, 2 to control the task of the other processor.例文帳に追加

このようにして、それぞれのプロセッサにあるＯＳ間でプロセッサ間通信を行い、他プロセッサのタスクの制御を可能にする。 - 特許庁

Also, the slave system 20 is provided with a loader 25 for acquiring the start program stored in the program ROM 13 through the inter-processor communication interface.例文帳に追加

また、スレーブシステム２０は、プログラムＲＯＭ１３に格納された起動プログラムをプロセッサ間通信インターフェースを介して取得するローダ２５を有する。 - 特許庁

To communicate a large amount of data between processors at high speed in an inter-processor communication method in a controller of a loosely coupled multiprocessor configuration.例文帳に追加

疎結合マルチプロセッサ構成の制御装置におけるプロセッサ間通信方法において、プロセッサ間で大量のデータを高速に通信することを可能にする。 - 特許庁

This multiprocessor system is provided with a master system 10 and a slave system 20 connected through an inter-processor communication interface to the master system 10.例文帳に追加

本発明にかかるマルチプロセッサシステムは、マスターシステム１０と、マスターシステム１０とプロセッサ間通信インターフェースを介して接続されたスレーブシステム２０を備えている。 - 特許庁

The OS 21 receives the message from the OS 11 by an inter-processor communication interruption processing part 25 and gives processing execution right to the task 27 through a schedular 26.例文帳に追加

ＯＳ２１はプロセッサ間通信割り込み処理部２５でＯＳ１１からメッセージを受け取り、スケジューラ２６を介して、タスク２７に処理の実行権を与える。 - 特許庁

A first call processing processor is fixed, and channel switch control is carried out with a call processor of a switch destination through inter-processor communication led by the 1st call processor.例文帳に追加

初回の呼処理プロセッサを固定して、この初回の呼処理プロセッサの主導により、切替先の呼処理プロセッサとの間でプロセッサ間通信によりチャネル切替制御を行う。 - 特許庁

A channel program generating and managing means 11 issues an inter-processor communication carrying a pair of a channel program number and a channel number to a channel program managing means 21 and actuates the means.例文帳に追加

チャネルプログラム作成／管理手段１１はチャネルプログラム管理手段２１にチャネルプログラム番号とチャネル番号との組を載せたプロセッサ間通信を発行して起動をかける。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency between the distributed memories and the shared memory.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用して分散−共有メモリ間の整合性をとる。 - 特許庁

An MP simulator 2 calculates the next inter-processor communication execution start time from the time intervals I1 and I2 by using a non-blocking access control table 2a and evaluates the performance of a multiprocessor system.例文帳に追加

ＭＰシミュレータ２は、ノンブロッキングアクセス管理テーブル２ａを用いて、上記Ｉ１，Ｉ２より、次のプロセッサ間通信実行開始時刻を算出し、マルチプロセッサ・システムの性能評価を行う。 - 特許庁

Respective processing elements(PE) 2-1 to 2-24 are composed of plural processors, which physically share the same register file, and inter- processor communication is performed by sharing the register inside the PE.例文帳に追加

各プロセッシングエレメント2-1 〜2-24は、同一のレジスタファイルを物理的に共有する複数のプロセッサから構成され、プロセッシングエレメント内ではレジスタ共有によるプロセッサ間通信を行う。 - 特許庁

To provide a method capable of allowing an operating system(OS) to be driven between plural processors to execute inter-processor communication by using interruption and inter-processor memory access and control a task of the other processor.例文帳に追加

複数のプロセッサ間で動作するオペレーティングシステム（ＯＳ）が割り込みとプロセッサ間メモリアクセスを用いてプロセッサ間通信を行い、他のプロセッサにあるタスクを制御する方法を提供する。 - 特許庁

Also, the receiver 5 gives priority to the address conversion generated during inter-processor communication so that it is possible to reduce the overhead of the address conversion at the transmission origin and destination to be generated for every page.例文帳に追加

また、受信装置５はプロセッサ間通信中に発生するアドレス変換を先行して行うことで、ページ毎に発生する送り元及び宛先でのアドレス変換のオーバヘッドを削減する。 - 特許庁

In this route information setting method in a switching system of a connection layer 2, route information is set without performing inter- processor communication between a routing processor managing the route information and the main processor.例文帳に追加

コネクション型レイヤ２のスイッチングシステムにおけるルート情報設定方法において、ルート情報を管理するルーティングプロセッサ部とメインプロセッサ部のプロセッサ間通信を行うことなく、ルート情報を設定する。 - 特許庁

This inter-processor communication system includes: a plurality of processors; and a transfer device that, upon receiving a multicast packet from any of the plurality of processors, transfers the packet to a plurality of processors designated in the packet as destinations among the processors.例文帳に追加

プロセッサ間通信システムは、複数のプロセッサと、複数のプロセッサのいずれかからマルチキャストパケットを受信するとそのパケットを複数のプロセッサのうちそのパケットに宛先として指定された複数のプロセッサに転送する転送装置を含む。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedures.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組み合わせの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and the task for preventing penalty most is adopted so that it is possible to realize the consistency of the whole system between the data cache and the shared memory while using the most efficient processing procedure.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用することで、最も効率の良い処理手順を使いつつ、データキャッシュ−共有メモリ間のシステム全体の整合性をとる。 - 特許庁

For this personal computer body 1, a personal computer processor system 21 which performs software for general personal computers, a processor system 22 for game machines dedicated to television games which performs software for game machines dedicated to television games, an inter-processor communication circuit 23 which performs the data transfer by a DMA method between these processor systems are provided.例文帳に追加

パソコン本体１には、通常のパソコン用のソフトウェアを実行するパソコン用プロセッサシステム２１と、テレビゲーム専用機用のソフトウェアを実行するテレビゲーム専用機用プロセッサシステム２２と、これらプロセッサシステム間でＤＭＡ方式にてデータ転送を行うプロセッサ間通信回路２３とが設けられる。 - 特許庁

In this fault processor, when the fault is generated while an input/output processor 11-1 is during the inter-processor communication processing of a response form with an arithmetic processor 2-1, a fault state judgment part 15-1 judges whether or not the fault of the input/output processor 11-1 is the fault incapable of automatic correction.例文帳に追加

入出力プロセッサ１１−１が、演算プロセッサ２−１と応答形式のプロセッサ間通信処理中に障害が発生すると、障害状態判定部１５−１は入出力プロセッサ１１−１の障害が自動訂正不可能な障害であるかどうかの判定をする。 - 特許庁

To provide an inter-processor transmission data abnormality simulation device for changing data transmitted in inter-processor communication in a multiprocessor device into various pieces of error data and transmitting the resultant data at arbitrary timing, and to provide an error verification support method, a recording medium having an error verification support program recorded thereon and the error verification support program.例文帳に追加

マルチプロセッサ装置におけるプロセッサ間通信で送信されたデータを、各種のエラーデータに改変して任意のタイミング送信することを可能とするプロセッサ間送信データ異常擬似装置、エラー検証支援方法、エラー検証支援プログラムを記録した記録媒体及びエラー検証支援プログラムの提供。 - 特許庁

When a task 17 of a processor 1 requests processing by a system call to a task 27 of a processor 2, an OS 11 in the processor 1 generates an interruption to the processor 2 by an inter-processor communication part 14 and sends a message to an OS 21 in the processor 2.例文帳に追加

このオペレーティングシステムのプロセッサ間通信を使用したタスク制御方法は、プロセッサ１のタスク１７がプロセッサ２のタスク２７に対しシステムコールにより処理を依頼した場合、プロセッサ１のＯＳ１１はプロセッサ間通信処理部１4によりプロセッサ２に対し割り込みを発生させ、プロセッサ２のＯＳ２１に対しメッセージを送る。 - 特許庁