「"logic array"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A remarkable variation on the ROM is the Programmed Logic Array (PLA). 例文帳に追加

ROMの変種のうち目立ったものはプログラムドロジックアレイ（PLA）である。 - コンピューター用語辞典

To provide a dynamic programmable logic array containing enable devices.例文帳に追加

イネーブル装置を含む動的でプログラム可能なロジッグアレイを提供する。 - 特許庁

To provide a programmable logic array which includes programmable default outputting multiplexers.例文帳に追加

プログラマブルデフォルト出力マルチプレクサを含むプログラマブル論理アレイの提供 - 特許庁

With its two unique logic implementation structures--the embedded array and the logic array-- ... 例文帳に追加

二つの独自な論理実装構造--エンベッデッドアレイとロジックアレイ--を持って... - コンピューター用語辞典

The programmable logic array includes an AND plane and an OR plane.例文帳に追加

本発明に従うプログラマブルロジックアレイは、ＡＮＤプレーンとＯＲプレーンとを含む。 - 特許庁

IN-CIRCUIT CONFIGURING STRUCTURE HAVING NONVOLATILE MEMORY FOR EMBEDDED CONFIGURABLE LOGIC ARRAY例文帳に追加

内蔵型設定可能ロジックアレイのための不揮発性メモリ付、回路内設定構造 - 特許庁

... includes an instruction predecoder unit, which in a preferred embodiment is a programmed logic array (PLA), ... 例文帳に追加

...は命令プレデコーダ・ユニットを含み, これはプログラムドロジックアレイ(PLA)で具体化されるのが望ましい - コンピューター用語辞典

IN-CIRCUIT CONFIGURATION ARCHITECTURE WITH CONFIGURATION ON INITIALIZATION FUNCTION FOR EMBEDDED CONFIGURABLE LOGIC ARRAY例文帳に追加

内蔵型設定可能ロジックアレイのための、初期化機能上の設定付き回路内設定構造 - 特許庁

Setting data received using the setting load function are used to setting the logic array 15 that can be set.例文帳に追加

設定ロード機能を用いて受け取った設定データは、設定可能ロジックアレイ１５の設定に使用される。 - 特許庁

The configuration data having been received using the configuration loading function are used for configuring the configurable logic array 15.例文帳に追加

設定ロード機能を用いて受け取った設定データは、設定可能ロジックアレイ１５の設定に使用される。 - 特許庁

Consequently, the operation speed of the programmable logic array is made high in response to an input signal inputted lately and a standby electricity is reduced.例文帳に追加

これにより、遅い入力信号に応じてプログラマブルロジックアレイの動作速度を早くでき、待機電力を減らすことができる。 - 特許庁

The method and the device activate so as to complement a programmable logic array(PLA) used for a high-speed microprocessor design.例文帳に追加

本発明に従った方法及び装置は、高速マイクロプロセッサ設計に用いられるプログラマブル論理アレイ（ＰＬＡ）を補足するように働く。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

To provide a higher degree of freedom for system-on-chip design using a built-in logic array that can be set, and to provide a setting load of a logic that can be set.例文帳に追加

内蔵型設定可能ロジックを用いたシステムオンチップ設計に対しより大きな自由度を提供し、設定可能ロジックの設定ロードを提供する。 - 特許庁

The instructions are stored in the memories to be used for transferring the configuration data to programmable configuration points in the configurable logic array 15 in response to the initialization.例文帳に追加

命令は、設定データを初期化に応答して設定可能ロジックアレイ１５内のプログラム可能な設定ポイントへ転送するのに使用するメモリに格納される。 - 特許庁

Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.例文帳に追加

プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁

The instructions for the configuration function are stored in the memories, and the configuration data are transferred from the configuration memory to configuration points by means of the configurable logic array 15.例文帳に追加

設定機能用の命令は、前記メモリに格納され、設定データは、設定可能ロジックアレイ１５で設定メモリから設定ポイントへ転送される。 - 特許庁

The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.例文帳に追加

本発明のＤＰＬＡ（Ｄｙｎａｍｉｃ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）はＯＲプレーン内のクロック信号を除去して各出力ラインにＯＲ演算の結果を提供するイネーブル装置が使用される。 - 特許庁

The image processing unit 1 includes at least one cell substrate 11 which has on a circuit board a microprocessor, a logic array, a memory device, a connection means for connecting them, and at least one external connection terminal for inputting/outputting an external signal, and has software built in the microprocessor and the logic array determine a processing content of data.例文帳に追加

画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 - 特許庁

To provide a tool for generating an exact and optimum memory set on an integrated circuit from combination of memory structure automatically created from usable spreading and/or a logic array.例文帳に追加

利用可能な拡散及び／又はロジック・アレイから自動的に生成されたメモリ構造の組合せから、集積回路上に正確かつ最適なメモリ・セットを生成するツールを提供すること。 - 特許庁

To improve the detecting accuracy of a triple redundancy system more than a software system by processing with the only hardware using an analog comparator, a logic array and an analog switch.例文帳に追加

本発明は、アナログコンパレータ、ロジックアレイ及びアナログスイッチ等を用いてハードウェアのみで処理して３重冗長系の検出精度をソフトウェア方式よりも向上させることを目的とする。 - 特許庁

To shorten a signal delay and lower a power consumption by customizing a wire-segment length in a programmable logic array so that a parasitic capacitance related to an interconnection line is minimized.例文帳に追加

相互接続線に関連する寄生キャパシタンスが最小化されるようにＰＬＡ内のワイヤ・セグメント長をカスタマイズし、信号遅延の短縮と電力消費の低下を通じて性能改善を達成する。 - 特許庁

This recognition system is provided with at least two field- programmable logic array devices, preprocesses data from various different medium inputs and provides a feature extraction vector to a common vector input port.例文帳に追加

認識システムは、少なくとも２つのフィールドプログラマブルロジックアレイデバイスを含み、異なる別個のメディア入力からのデータを前処理し、特徴抽出ベクトルを共通のベクトル入力ポートへ提供する。 - 特許庁

To improve accuracy of prototyping verification using an FPGA (Field Programmable Logic Array) by creating a state wherein an indefinite value is substituted in a flip-flop to allow reset operation verification in prototyping verification using the FPGA.例文帳に追加

ＦＰＧＡを用いたプロトタイピング検証において、フリップフロップに不定値が代入されている状態を作り出すことでリセット動作検証を可能にし、ＦＰＧＡを用いたプロトタイピング検証の精度を向上させる。 - 特許庁

The method for wiring the semiconductor integrated circuit adopting an array structure of a general purpose logic array as a base comprises the steps of forming wirings capable of being commonly used without depending upon designing of a user circuit by a lower layer interconnection, commonly using and staticizing the commonly usable wirings by a plurality of designing, and further customizing the more significant interconnection of the lower layer interconnection.例文帳に追加

汎用ロジックセルのアレイ構造をベースとする半導体集積回路の配線方法において、ユーザ回路のデザインに依存せず共通化可能な配線を下層配線層で形成し、共通化可能な配線を複数のデザインで共通、且つ、固定化し、更に、下層配線層の上位の配線層をカスタマイズする。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data onto the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

A system-on-chip integrated circuit 10 includes a configurable logic array 15, a processor 11, and memories 13, 14 suitable for storing instructions for a mission function and instructions for a configuration loading function to be used for loading configuration data to a nonvolatile configuration memory in the integrated circuit from an external source via an input port in the integrated circuit.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上の不揮発性設定メモリへ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signal processor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions.例文帳に追加

映像伝送ユニット２００−１内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。 - 特許庁