「あれだ! - バス?」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

玄関インタホン２００とセントラルコントロール２１０との間で会話が始まると、セントラルコントロール２１０は、バスに接続された機器２２０〜２７０に静音あるいは消音機能があるか問合せ、あれば消音機能を有効にして騒音レベルを下げる。例文帳に追加

When a conversation is started between an entrance interphone 200 and a central control 210, the central control 210 inquires of devices 220-270 connected to a bus about the availability of a noise reduction or sound canceling function and activates the sound canceling function to decrease a noise level when the function is available. - 特許庁

クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。例文帳に追加

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1. - 特許庁

比較回路４０は、Ｉ／Ｏバスから読み出されたデータが予め定められたデータと同じであるかどうかを比較することによりメモリセルアレイ１０中の不良セルの有無の判定を行いその判定結果を判定信号４として出力する。例文帳に追加

A comparing circuit 40 judges the existence or absence of a defective cell in a memory cell array 10 by comparing data read from an I/O bus with data previously decided and outputs the judged result as a judgement signal 4. - 特許庁

表示装置枠体12の短辺に沿ってＹ−プリント配線基板19を表示装置枠体12内のマトリクスアレイ基板14とほぼ同一高さに位置して干渉しないように配設し、Ｙ−プリント配線基板19には電源機能および走査データバス機能を搭載する。例文帳に追加

A Y-print wiring board 19 is disposed along the short side of the display device frame 12 in almost the same level as that of a matrix array substrate 14 without causing interference, and a power supply function and a scanning data bus function are mounted on the Y-print wiring board 19. - 特許庁

アダプタ１，２キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、ホストアダプタの変換部で上位ＣＰＵからのフォーマットをアレイディスク用フォーマットに変換してデータ保証をすること。例文帳に追加

The adapters 1 and 2, cache memory and common bus are duplexed so as to realize a degenerated operation when any failure occurs, and a format from a host CPU is converted into a format for an array disk by the converting part of the host adapter so that data can be guaranteed. - 特許庁

冗長化されたパスを持つディスクアレイ装置等のＩ／Ｏデバイス装置に対してオペレーティングシステムのインストールを行う際に、オペレーティングシステムをインストールするための構成変更を不要とするホストバスアダプタ用ドライバプログラムを提供する。例文帳に追加

To provide a driver program for a host bus adapter that eliminates the need to change a configuration for installing an operating system when the operating system is installed in an I/O device such as a disk array device having redundant paths. - 特許庁

ＤＭＡユニット制御部６は、ＣＰＵ１０からＯＮ状態のＤＭＡ転送要求信号が供給されている間、ＤＭＡ動作イネーブル信号の状態を調べ、ＯＮ状態であればシステムバス１４の使用権をＣＰＵ１０に対して要求し、メモリ１１と入出力装置１２、１３の間で複数のブロックを継続してデータ転送させる。例文帳に追加

While a DMA transfer request signal in an ON state is supplied from a CPU 10, a DMA unit controlling part 6 checks the state of the DMA operation enabling signal, requests the CPU 10 for the right of using a system bus 14 when it is in an ON state, makes plural blocks transfer data between a memory 11 and input-output devices 12 and 13. - 特許庁

ホストコンピュータ１０のアプリケーション１１にて発生したディスク書き込み要求ＷＲ１〜ＷＲ４をホストインタフェースドライバ１２で受け取ると、アクセス要求統合部１２０では、当該要求ＷＲ１〜ＷＲ４を１つのディスク書き込み要求ＷＲ０にまとめて、ホストインタフェースバス３０経由でディスクアレイ装置２０に送出する。例文帳に追加

Upon receiving disk write requests WR1-WR4 generated by an application 11 of a host computer 10 by a host interface driver 12, an access request unifying part 120 unifies the requests WR1-WR4 into one disk write request WR0, and transmits it through a host interface bus 30 to a disk array device 20. - 特許庁

一方、リアルモードであれば、ＢＩＯＳは、ＣＰＵレジスタにセットされているセグメントとオフセットとから物理メモリアドレスを計算し、それを転送アドレスとしてバスマスタＩＤＥコントローラ１６にセットすることにより、ＤＭＡ転送モードによってＨＤＤとの間のデータ転送を実行する（ステップＳ１０４）。例文帳に追加

And, in case of real mode, BOIS calculates physical memory address with a segment that is set in a CPU register and offset, and sets it as transfer address to a by master IDE controller 16, and practices data transfer with HDD by in a DMA transfer mode (STEP S104). - 特許庁

アダプタカード１は、ＩＤコード設定スイッチ４及びＭＰＵ５の他に、ＭＰＵ５からの出力信号を信号線を介してディスクアレイ３へ出力するトランジスタ６と、トランジスタ６とディスクアレイ３とを結ぶ信号線をＭＰＵ５からの制御信号に応じて導通又は非導通に切り替えるバススイッチ７とを備えている。例文帳に追加

The adapter card 1 comprises, in addition to the ID code setting switch 4 and an MPU 5, a transistor 6 for outputting an output signal from the MPU 5 to the disk array 3 via a signal line, and a bus switch 7 for switching the signal line connecting the transistor 6 and the disk array 3 to a conducting or nonconducting state according to a control signal from the MPU 5. - 特許庁

また、制御回路７２９は、データ転送コマンドに従い、内部アドレス生成回路７２７に転送元のアドレスを生成させ、内部アドレス生成回路７２６に転送先のアドレスを生成させ、転送元のメモリセルアレイ７１６からバースト読み出しで出力されるデータを、内部データバスを経由して順次当該データを転送先のメモリセルアレイ７０５へ入力させる。例文帳に追加

Also, the control circuit 729 causes the internal address generating circuit 727 to generate an address of transfer source based on a data transfer command, while causing the internal address generating circuit 726 to generate an address of transfer destination, and inputs successively data output by burst-read from a memory cell array 716 as a transfer source to a memory cell array 705 as a transfer destination through an internal data bus. - 特許庁

上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。例文帳に追加

A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory. - 特許庁

イメージセンサは、単位画素がロー方向にＮ個、カラム方向にＭ個(Ｎ及びＭは自然数)配列され、相互に隣接する第１及び第２カラムライン１０、２０に位置する単位画素１００のデータ出力端子ｄａｔａ ｏｕｔが、１本の共通カラムバスに接続されて構成された画素アレイを備えている。例文帳に追加

The image sensor includes a pixel array with unit pixels N in rows and M in columns, where M and N are a natural number, and data output terminals "dataout" of the unit pixels 100 arranged on first and second column lines 10, 20, which are adjacent to each other, are connected to one common column bus. - 特許庁

記憶装置４はハードディスク・ドライブ８ａ，８ｂ，８ｃ，・・８ｎのアレイを持っており、記憶サブシステム６はホスト２との通信を可能にするホスト・バス・アダプタ（ＨＢＡ）１０とＰＣＩ・Ｒａｉｄアダプタ１２を有し、更にＥＥＰＲＯＭ内でコード２２を実行する制御装置２０を備えている。例文帳に追加

The storage device has hard disk drives 8a, 8b, 8c, to 8n, the storage subsystem 6 has a host bus adaptor (HBA) 10 and a PCI/Raid adaptor that enable communication with the host 2 and is further provided with a controller 20 that executes a code 22 in an EEPROM. - 特許庁

そして、このディスクアレイ装置１５を制御するホストバスアダプタ（ＨＢＡ）１５１は、いずれかのディスク装置１５２が故障したことにより縮退運転に移行したときに、残りのディスク装置１５２の中から空のディスク装置１５２を１つ以上確保し、この確保した空のディスク装置１５２を用いて、残存する有効データを再生するための新たな冗長データをさらに構築する。例文帳に追加

When a degenerate operation is carried out due to the failure of one of devices 152, a host bus adapter(HBA) 151 controlling the device 15 secures one or more idle device 152 among other devices 152 and then reconfigures the new redundant data to reproduce the remaining effective data by using those idle devices 152. - 特許庁

非同期バス１２に接続された外部レジスタ１５と、マクロ回路１３に接続された内部レジスタ１７との間に同期化バッファ１６を配置し、かつ外部レジスタ１６への書き込み要求信号を受信し、マクロ回路１３の動作クロック周波数に同期して内部レジスタライト信号１９を生成し、出力する内部レジスタライト信号生成サイクルを実行するとともに、既に実行中のサイクルがあればこれを取り消して内部レジスタ１７への書き込みを制御する調停回路１８を設ける。例文帳に追加

By means of an arbitration circuit arranged in this circuit, in receipt of a writing request signal to the external register 16, an internal register writing signal 19 is generated synchronously with the operation clock frequency of the macro circuit 13 for performing an internal register writing signal generation cycle to be outputted, and if there is a cycle under operation, the cycle is canceled for controlling writing to the internal register 17. - 特許庁