「レイアウト」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

半導体記憶装置およびメモリセルのレイアウト方法例文帳に追加

SEMICONDUCTOR MEMORY DEVICE AND LAYOUT METHOD OF MEMORY CELL - 特許庁

半導体集積回路のクロックツリーレイアウト方法例文帳に追加

CLOCK TREE LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

半導体素子、及びそのレイアウト方法例文帳に追加

SEMICONDUCTOR DEVICE AND LAYOUT METHOD THEREOF - 特許庁

また、その壁面図形上に壁紙をレイアウトする。例文帳に追加

Layout of the wall paper on the figure of the wall face is done. - 特許庁

印刷回路配線板の配線レイアウト構造例文帳に追加

WIRING LAYOUT STRUCTURE FOR PRINTED CIRCUIT WIRING BOARD - 特許庁

半導体集積回路のレイアウトシステム及び方法例文帳に追加

LAYOUT SYSTEM AND LAYOUT METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体例文帳に追加

AUTOMATIC WIRING PATTERN LAYOUT METHOD, OPTICAL LAYOUT PATTERN CORRECTION METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURED BASED ON AUTOMATIC LAYOUT METHOD AND OPTICAL CORRECTION METHOD, AND OPTICAL AUTOMATIC LAYOUT CORRECTION PROGRAM - 特許庁

スキャンパスレイアウト方法及び半導体集積回路例文帳に追加

SCAN PATH LAYOUT METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

タイミング検証方法及びレイアウト最適化方法例文帳に追加

TIMING VERIFICATION METHOD AND LAYOUT OPTIMIZATION METHOD - 特許庁

レイアウト要素に適切なレイアウトの重要度を設定し、かつ、レイアウトの重要度を設定する手間を低減するのに好適なレイアウトシステムを提供する。例文帳に追加

To provide a layout system suitable for setting the significance of layout appropriate for layout elements and for reducing any load to set the significance of the layout. - 特許庁

半導体装置のレイアウトの自由度を向上させる。例文帳に追加

To improve the flexibility of the layout of a semiconductor device. - 特許庁

撮像装置、レイアウト編集方法およびプログラム例文帳に追加

IMAGING APPARATUS, LAYOUT EDITING METHOD AND PROGRAM - 特許庁

商品陳列レイアウト決定システム例文帳に追加

MERCHANDISE DISPLAY LAYOUT DECISION SYSTEM - 特許庁

レイアウト作成装置、方法及びプログラム例文帳に追加

LAYOUT CREATING APPARATUS AND METHOD, AND PROGRAM - 特許庁

表示装置および画素回路のレイアウト方法例文帳に追加

DISPLAY DEVICE AND LAYOUT METHOD OF PIXEL CIRCUIT - 特許庁

レイアウトシステム、方法及びソフトウェア例文帳に追加

LAYOUT SYSTEM, METHOD AND SOFTWARE - 特許庁

半導体装置およびそのレイアウト方法例文帳に追加

SEMICONDUCTOR DEVICE AND LAYOUT METHOD THEREOF - 特許庁

半導体集積回路の階層レイアウト設計方法例文帳に追加

HIERARCHICAL LAYOUT DESIGN OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

得られたレイアウトを基にして露光マスクを形成する。例文帳に追加

An exposure mask is formed on the basis of the provided layout. - 特許庁

帳票レイアウトデータ作成方法及び印刷システム例文帳に追加

SLIP LAYOUT DATA PREPARING METHOD AND PRINTING SYSTEM - 特許庁

表示装置、画素のレイアウト方法および電子機器例文帳に追加

DISPLAY DEVICE, PIXEL LAYOUT METHOD, AND ELECTRONIC APPARATUS - 特許庁

雪上車におけるエンジンおよび吸排気機構のレイアウト例文帳に追加

ENGINE IN SNOWMOBILE AND LAYOUT OF INTAKE/EXHAUST MECHANISM - 特許庁

半導体装置、およびそのレイアウト方法例文帳に追加

SEMICONDUCTOR DEVICE AND LAY-OUT METHOD THEREFOR - 特許庁

地積測量図自動レイアウト装置及びプログラム例文帳に追加

ACREAGE SURVEY DRAWING AUTOMATIC LAYOUT APPARATUS AND PROGRAM - 特許庁

半導体記憶装置およびそのレイアウト方法例文帳に追加

SEMICONDUCTOR MEMORY DEVICE AND LAYOUT METHOD THEREFOR - 特許庁

レイアウト設計方法および半導体装置例文帳に追加

METHOD FOR DESIGNING LAYOUT AND SEMICONDUCTOR DEVICE - 特許庁

建物内レイアウト設計用具及び設計方法例文帳に追加

IMPLEMENT AND METHOD FOR DESIGNING BUILDING INTERIOR LAYOUT - 特許庁

半導体集積回路とそのレイアウト方法例文帳に追加

SEMICONDUCTOR INTEGRATED DEVICE AND ITS LAYOUT METHOD - 特許庁

半導体装置とそのレイアウト設計方法例文帳に追加

SEMICONDUCTOR DEVICE AND METHOD OF DESIGNING LAYOUT THEREOF - 特許庁

タイミングベルトのレイアウト評価方法例文帳に追加

ASSESSMENT METHOD FOR TIMING BELT LAYOUT - 特許庁

レイアウト工程を再度行わずに、タイミング違反が発生した配線の遅延時間を微調整することができ、レイアウトプロセスのＴＡＴを短くすることができるレイアウト設計方法及びレイアウト設計装置を提供する。例文帳に追加

To provide a layout design method and a layout design device that can finely adjust a delay time of wiring where timing violation occurs without performing a layout stage again to shorten the TAT of a layout process. - 特許庁

半導体装置およびレイアウト方法例文帳に追加

SEMICONDUCTOR DEVICE AND LAYOUT METHOD - 特許庁

良好な配線収束性を維持し、かつ、ＩＲドロップ（電圧降下）を抑えたＬＳＩのレイアウト行うことのできるレイアウト装置、レイアウト方法及びレイアウトプログラムを提供する。例文帳に追加

To provide a layout device, a layout method and a layout program for executing LSI layout by maintaining satisfactory wiring convergence, and suppressing IR drop(voltage drop). - 特許庁

カメラ内部における回路基板のレイアウト例文帳に追加

LAYOUT OF CIRCUIT BOARD IN CAMERA - 特許庁

グループ内の単位回路は、同一のレイアウトを有する。例文帳に追加

The unit circuits belonging to the group have the same layout. - 特許庁

レイアウト解析部Ｆ１６は、レイアウトの構成要素とその階層関係、タイトルを取得し、レイアウトの構成要素をグループ化し新しいレイアウトを生成する。例文帳に追加

A layout analysis section F16 acquires constituent elements of the layout, their hierarchical relations, and the title, groups the layout constituent elements, and creates a new layout. - 特許庁

消去指示レイアウトデータ２１を作成すると、図形論理演算手段１０によりレイアウトデータ２０から消去指示レイアウトデータ２１を減算し、表示レイアウトデータ２２を更新する。例文帳に追加

When the data 21 is generated, a diagram logic operating means 10 subtracts the data 21 from the data 20 and updates the data 22. - 特許庁

半導体装置とそのパターンレイアウト方法例文帳に追加

SEMICONDUCTOR DEVICE AND PATTERN LAYOUT METHOD - 特許庁

ＬＳＩレイアウトデータ表示装置及びその表示方法例文帳に追加

DEVICE AND METHOD FOR DISPLAYING LSI LAYOUT DATA - 特許庁

類似度算出手段１０６は、第１のレイアウト情報取得手段１０３により得られたレイアウト情報と、第２のレイアウト情報取得手段１０４により得られたレイアウト情報との類似度を算出する。例文帳に追加

A similarity calculating means 106 calculates similarity between the layout information provided by the first layout information acquiring means 103 and the layout information provided by the second layout information acquiring means 104. - 特許庁

フロアレイアウト作成支援処理において、フロアレイアウト作成支援処理部３２は、フロアレイアウト作成依頼に応じてフロアレイアウト作成画面データを送信する。例文帳に追加

In floor layout preparation support processing, a floor layout preparation support processing part 32 transmits floor layout preparation screen data in response to a floor layout preparation request. - 特許庁

パターンレイアウト方法、その装置およびそのプログラム例文帳に追加

PATTERN LAYOUT METHOD, ITS DEVICE AND ITS PROGRAM - 特許庁

半導体装置のレイアウト検証方法例文帳に追加

LAYOUT VERIFICATION METHOD OF SEMICONDUCTOR DEVICE - 特許庁

半導体記憶素子のレイアウト検証方法例文帳に追加

LAYOUT VERIFICATION METHOD FOR SEMICONDUCTOR MEMORY CELL - 特許庁

コンテンツサーバおよびレイアウトシステム例文帳に追加

CONTENT SERVER AND LAYOUT SYSTEM - 特許庁