「Bit per second」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To enable it to realize per ps (picosecond) in time delay matching in combining frequencies when an optical signal is restored which is transmitted by a high bit rate of 40 Gb/s or more per second, and by which a DBPSK modulation or a DQPSK modulation is carried out.例文帳に追加

４０Ｇｂ／ｓ以上の高ビットレートで伝送されるＤＢＰＳＫ変調またはＤＱＰＳＫ変調された光信号を復調する際の合波における遅延時間整合をｐｓ単位で実現できるようにする。 - 特許庁

Alternatively, the first and second message portions are transmitted so that the first message portion has larger energy per bit than that of the second message portion.例文帳に追加

あるいは、第１および第２のメッセージ部は、第１のメッセージ部が第２のメッセージ部を送信するよりも大きいビット当たりエネルギーを有するように送信される。 - 特許庁

Further, a first bit of the signal indicates whether a first subframe allocation pattern of synchronized subframes per radio frame in the first base station equals a second subframe allocation pattern of synchronized subframes per radio frame for all base stations of the set of base stations.例文帳に追加

更に、信号の第１のビットは、第１の基地局内のラジオフレーム当たりの同期化されたサブフレームの第１のサブフレーム割り当てパターンが、一組の基地局の全ての基地局のためのラジオフレーム当たりの第２の同期化されたサブフレームのサブフレーム割り当てパターンと等しいか否かを示す。 - 特許庁

Where port is the device entry for the serial port (ttyd0, ttyd1, etc.), bps-rate is the bits-per-second rate at which the printer communicates, and parity is the parity required by the printer (either even, odd, none, or zero). 例文帳に追加

ここで、port シリアルポート (ttyd0、 ttyd1 など) のデバイスエントリで、bps-rateは プリンタとの通信の転送速度[bit/秒]、 parityはプリ ンタとの通信で必要とされるパリティ (even、odd、 none、zeroのいずれか) を表わしていま す。 - FreeBSD

In the display device, a signal control part receives an n+k bit first video signal per pixel from the external part and constitutes a second video signal from lower n bits of the first video signal.例文帳に追加

本発明によるディスプレイ装置では、信号制御部が、１画素当たりn＋kビットの第１映像信号を外部から受け、その第１映像信号の下位nビットから第２映像信号を構成する。 - 特許庁

The mobile device communicates with other similar base devices of portable or fixed type through UWB transmission using pulse burst up to 1G bit per second.例文帳に追加

移動装置は、１Ｇビット／秒までのパルスバーストを使用するＵＷＢ送信により、ポータブル型又は固定型の他の同様のベース装置と通信する。 - 特許庁

The new system, in which a rate up to a maximum of 64,000 bit per second is realized, has a wide application range for a field including wide band voice transmission, video transmission, networking, facsimile transmission, and remote computer access.例文帳に追加

この新規なシステムは、最大６４，０００ビット毎秒までのレートを達成でき、広帯域音声伝送、ビデオ伝送、ネットワーキング、ファクシミリ伝送、及びリモート・コンピュータ・アクセスを含む分野に広い応用範囲を有する。 - 特許庁

The multilayered optical recording medium 10 has a first recording layer L1 and a second recording layer Li provided nearer than the first recording layer L1 when viewed from a light incident surface and having a heat capacity per bit higher than that of the first recording layer L1.例文帳に追加

多層光記録媒体１０は、第１の記録層Ｌ１と、光入射面から見て第１の記録層Ｌ１よりも近くに設けられ、ビットあたりの熱容量が第１の記録層Ｌ１より大きく形成された第２の記録層Ｌｉとを有している。 - 特許庁

The communication system decision circuit 13 detects difference in timing when a change of the binarized signal is detected to decide which of Type A, Type B, and a passive communication mode of ISO/IEC 18092 of a communication rate of 212 kbps (kilo bit per second) or 424 kbps is a communication system of a reader/writer having transmitted a transmission signal.例文帳に追加

通信方式判定回路１３は、２値化信号の変化が検出されるタイミングの違いを検出することにより、送信信号を送信してきたリーダライタの通信方式がタイプA、タイプB、通信レート212 kbpsまたは424kbpsのISO/IEC 18092のパッシブコミュニケーションモードのいずれであるかを判定する。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

(iii) The technology (excluding programs) necessary for the design or manufacture of, among microprocessors, microcomputers, or microcontrollers, wherein the bit count of the access width of logic-operations is 32 or more, those having a composite theoretical performance of 530 Mtops per second or more (depending on the types listed in the middle column in the appended table 1, the performance of each shall be listed in the right column of the same table). However, among integrated circuits that fall under any of Article 6, item (i), (c) through (k), the technology necessary for the design or manufacture of those that fall under the following (a) and (b) shall be excluded. 例文帳に追加

三　マイクロプロセッサ、マイクロコンピュータ又はマイクロコントローラであって、論理演算ユニットのアクセス幅のビット数が三十二以上のもののうち、複合理論性能（別表第一の中欄に掲げるものの種類に応じて、それぞれ同表の下欄に掲げるものとする。）が一秒につき五三〇メガ演算以上のものの設計又は製造に必要な技術（プログラムを除く。）。ただし、第六条第一号ハからルまでのいずれかに該当する集積回路のうち、次のイ及びロに該当するものの設計又は製造に必要な技術を除く。 - 日本法令外国語訳データベースシステム

When a start edge timing (a start timing) of transmission data TXD start bit is detected, the transceiver samples the transmission data TXD at the time of second sampling edge after the start timing using a sampling SCK having four sampling edges per one bus clock BCK cycle after synchronizing to the bus clock BCK, and afterwards, samples (latches) the transmission data TXD at every four sampling edge timing.例文帳に追加

送信データＴＸＤのスタートビットの開始エッジのタイミング（開始タイミング）が検出されると、バスクロックＢＣＫに同期し、そのバスクロックＢＣＫの１周期当たり４個のサンプリング用エッジを有するサンプリングＳＣＫを用い、開始タイミングを起点として２個目のサンプリング用エッジのタイミングで送信データＴＸＤをサンプリングし、以後、４個目のサンプリング用エッジのタイミング毎に、送信データＴＸＤをサンプリング（ラッチ）する。 - 特許庁