「CHIP LEVEL」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR MANUFACTURING WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

ウエハレベルチップサイズパッケージの製造方法 - 特許庁

The synchronization determination level setting part 40 is provided with a sync chip level detection circuit, a comparison circuit, a chip level selection circuit, a sync chip level holding part, and an adder.例文帳に追加

同期判定レベル設定部は、シンクチップレベル検出回路、比較回路、チップレベル選択回路、シンクチップレベル保持部及び加算器を備える。 - 特許庁

MANUFACTURING METHOD OF WAFER LEVEL CHIP SCALE PACKAGE例文帳に追加

ウェハーレベルチップスケールパッケージの製造方法 - 特許庁

The sync chip level detection circuit outputs an update chip level signal in a fixed cycle.例文帳に追加

シンクチップレベル検出回路は、一定の周期で更新チップレベル信号を出力する。 - 特許庁

At the cell level and then in organs on a chip例文帳に追加

そして器官レベルでチップに記述して - 映画・海外ドラマ英語字幕翻訳辞書

Design for DES Key Search Array Chip-Level Specification 例文帳に追加

DES 鍵探索アレイの設計：チップレベルの仕様 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

A wafer level chip scale package includes a semiconductor chip 410 having multiple edge pads.例文帳に追加

複数のエッジパッドが備えられた半導体チップ４１０を含む。 - 特許庁

WAFER LEVEL CHIP-SIZE PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

ウエハレベルチップサイズパッケージ及びその製造方法 - 特許庁

UNDER FILL PROCESS OF CHIP LEVEL AND ITS STRUCTURE例文帳に追加

チップ・レベルのアンダーフィル・プロセスおよびその構造 - 特許庁

SENSOR CHIP REMOVAL APPARATUS IN BLOOD SUGAR LEVEL MEASURING DEVICE例文帳に追加

血糖測定器におけるセンサーチップ除去装置 - 特許庁

WAFER LEVEL PACKAGE, CHIP SIZE PACKAGE DEVICE, AND METHOD OF MANUFACTURING WAFER LEVEL PACKAGE例文帳に追加

ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法 - 特許庁

WAFER LEVEL CHIP SIZE PACKAGE AND ITS MANUFACTURING METHOD例文帳に追加

ウエハーレベル・チップサイズ・パッケージおよびその製造方法 - 特許庁

WAFER LEVEL CHIP-SCALE PACKAGE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ウェハーレベルチップスケールパッケージ及びその製造方法 - 特許庁

WAFER LEVEL LAMINATED CHIP PACKAGE AND MANUFACTURING METHOD THEREOF例文帳に追加

ウェーハレベル積層チップパッケージ及びその製造方法 - 特許庁

vi 3. Design for DES Key Search Array Chip-Level Specification ..3-1 例文帳に追加

3. DES 鍵探索アレイの設計：チップレベルの仕様 ..3-1 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

A sink chip level is detected from luminance signals by a minimal level detector 5, and a pedestal level is detected from a pedestal level detector 6 to output these level signals, respectively.例文帳に追加

輝度信号からミニマムレベル検出器５によりシンクチップレベルを、ペデスタルレベル検出器６によりペデスタルレベルを検出し、出力する。 - 特許庁

MANUFACTURING TOOL AND CHIP ARRANGEMENT METHOD OF WAFER LEVEL PACKAGE,例文帳に追加

ウエハレベルパッケージの製造ツール及びチップ配置方法 - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE AND METHOD OF FABRICATING THE SAME例文帳に追加

ウェハレベルチップスケールパッケージおよびそれを製造する方法 - 特許庁

FULLY ON-CHIP WAFER LEVEL BURN-IN TEST CIRCUIT AND METHOD THEREOF例文帳に追加

フ—リオンチップ・ウェハレベル・バ—ンインテスト回路及びその方法 - 特許庁

CHIP LEVEL ELECTROMAGNETIC (EMI) SHIELD STRUCTURE, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

チップレベル電磁（ＥＭＩ）シールド構造及び製造方法 - 特許庁

To provide a chip-level package structure of a light emitting diode.例文帳に追加

発光ダイオードのチップレベルパッケージ構造を提供する。 - 特許庁

To provide a three-dimensional multichip package containing a chip selection pad formed at a chip level.例文帳に追加

チップレベルで形成されたチップ選択用パッドを含む３次元マルチチップパッケージを提供する。 - 特許庁

In response to a chip selection signal of "L" level, a device chip #1 is driven to a selection state.例文帳に追加

「Ｌ」レベルのチップ選択信号に応じて、デバイスＤ＃１は選択状態に駆動される。 - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING SAME例文帳に追加

イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁

SEMICONDUCTOR ELEMENT AND WAFER LEVEL CHIP SIZE PACKAGE HAVING IT例文帳に追加

半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ - 特許庁

Furthermore, horizontal level of the island 2 and chip 1 can be maintained also.例文帳に追加

また、アイランド２と半導体チップ１の水平も維持できる。 - 特許庁

WAFER LEVEL CHIP SCALE PACKAGE OF IMAGE SENSOR, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 - 特許庁

METHOD FOR MANUFACTURING WAFER-LEVEL CHIP SCALE PACKAGE USING REDISTRIBUTION LINE SUBSTRATE例文帳に追加

再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法 - 特許庁

SEMICONDUCTOR WAFER TESTING DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

半導体ウェハの検査装置及びウェハレベルチップサイズパッケージの製造装置 - 特許庁

To provide a marking method and device, which can be applied to the traceabilty of a chip level in marking the chip ID of a semiconductor chip.例文帳に追加

半導体チップのチップＩＤのマーキングにおいて、チップレベルのトレーサビリティーに適用できるマーキング方法及び装置を提供する。 - 特許庁

To easily attach a sensor chip to sense a liquid level to a liquid cartridge.例文帳に追加

液面を検知するセンサーチップを液体カートリッジに容易に取り付ける。 - 特許庁

WAFER LEVEL CHIP SIZE PACKAGE FOR IMAGE SENSOR MODULE AND METHOD OF MANUFACTURING SAME例文帳に追加

イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 - 特許庁

This bus may well communicate with the off-chip bus through a second level cache, ... 例文帳に追加

このバスは２次キャッシュを通してオフチップバスとよく通信できようし、... - コンピューター用語辞典

The adder adds an inputted sync threshold and sync chip level, to generate a synchronization determination level signal.例文帳に追加

加算器は入力されたシンクスレッショルドとシンクチップレベルを加算して同期判定レベル信号を生成する。 - 特許庁

To enable easily performing chip inspection/sorting or handling based on a luminance level in the wafer level of an LED chip, in the semiconductor light-emitting device of a face-down structure in which the LED chip is flip-chip mounted on a substrate.例文帳に追加

ＬＥＤチップを基板へフリップチップ実装しているフェイスダウン構造の半導体発光装置において、ＬＥＤチップのウエハレベルでの輝度レベルによるチップ検査／選別やハンドリングを容易に行えるようにする。 - 特許庁

As shown in Figure (b), a bare chip 53 is directly packaged on a digital amplifier substrate 55 using a WL-Chip Scale Package (Wafer Level Chip Size Package), and a peripheral circuit component 54 of the bare chip 53 is packaged, and the contact terminal 57 is attached at a speaker connecting terminal.例文帳に追加

図（ｂ）に示すように、ベアチップ５３がディジタルアンプ回路基板５５の上にＷＬ−ＣＳＰ（Wafer Level Chip Size Package）によって直接実装され、ベアチップ５３の周辺回路部品５４が実装され、接触端子５７がスピーカ接続端子に取り付けられる。 - 特許庁

A semiconductor chip LSCHP1 for a first level shifter and a semiconductor chip LSCHP2 for a second level shifter are arranged on sides of a semiconductor chip AFECHP for AFE by being deflected.例文帳に追加

第１レベルシフタ用半導体チップＬＳＣＨＰ１と、第２レベルシフタ用半導体チップＬＳＣＨＰ２は、ＡＦＥ用半導体チップＡＦＥＣＨＰの対向する辺に偏って配置されている。 - 特許庁

METHOD AND SYSTEM FOR MEASURING AND CONTROLLING DIGESTER OR IMPREGNATION VESSEL CHIP LEVEL BY MEANS OF MEASURING CHIP PRESSURE例文帳に追加

チップ圧の測定による、蒸解容器または含浸容器のチップレベルの測定及び制御のための方法及びシステム - 特許庁

To provide a towerpost method of automatically arranging semiconductor chip concerning a semiconductor device of wafer level chip size package, or W-CSP structure.例文帳に追加

Ｗ−ＣＳＰ構造の半導体装置に係る半導体チップのタワーポスト自動配置方法を提供する。 - 特許庁

A communication line ML is connected to a first chip 71 and a second chip 72, and held in a first signal level.例文帳に追加

通信線ＭＬは、第１のチップ７１と第２のチップ７２に接続され、第１信号レベルに保持されている。 - 特許庁

The lead frame abutment surface 3 surrounds the chip mounting surface 2 and is higher in positional level than the chip mounting surface 2.例文帳に追加

リードフレーム当接面３はチップ搭載面２を取り囲み、かつ、チップ搭載面２より高さ位置が上にある。 - 特許庁

LEVEL SHIFTER, SYSTEM-ON-CHIP INCLUDING THE SAME, AND MULTIMEDIA DEVICE INCLUDING THE SAME例文帳に追加

レベル変換器、それを含むシステムオンチップ、及びそれを含むマルチメディア装置 - 特許庁

The image reading apparatus reads an original, subtracts a level S1av from a pixel signal corresponding to a first chip, subtracts a level S2av from a pixel signal corresponding to a second chip, and subtracts a level SNav from a pixel signal corresponding to an N-th chip to generate true image data.例文帳に追加

原稿を読み取り、チップ１番目に対応する画素からはＳ１ａｖをチップ２番目に対応する画素信号からはＳ２ａｖ・・チップＮ番目に対応する画素信号からはＳＮａｖを引いて真の画データを生成する。 - 特許庁

MANUFACTURING METHOD FOR WAFER LEVEL CHIP-SIZE PACKAGE, AND MOLDING EQUIPMENT USED FOR THE SAME例文帳に追加

ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 - 特許庁

WAFER-LEVEL CHIP SIZE PACKAGE AND FORMATION MATERIAL FOR SEALING FOR THE SAME例文帳に追加

ウエハレベルチップサイズパッケージ用の封止用成形材料及びウエハレベルチップサイズパッケージ - 特許庁