「CHIP LEVEL」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A one-chip microcomputer 25 repeatedly samples the level of a digital signal output from the high-speed A-D converter 24 at a constant time interval for a predetermined time and sequentially stores sampled data into a memory, thereby acquiring the time waveform of the intensity of the irradiated light.例文帳に追加

ワンチップマイコン２５は、高速Ａ／Ｄコンバータ２４から出力されたデジタル信号のレベルを一定の間隔で所定時間サンプリングを繰り返して、そのサンプリングしたデータを順次メモリに記憶することにより、照射光の強度の時間波形を取得する。 - 特許庁

A coefficient RAM 4 stores coefficients in a plurality of areas respectively, when a chip selection signal CS is at an active level, reads the coefficient in an area specified by address data ADR output from the program counter 1 according to a reading instruction and outputs the coefficient.例文帳に追加

係数ＲＡＭ４は、複数のエリアに係数を各々記憶し、チップセレクト信号ＣＳがアクティブレベルである場合に、プログラムカウンタ１から出力されるアドレスデータＡＤＲにより指定されたエリア内の係数を読み出し指令に応じて読み出して出力する。 - 特許庁

In the integrated circuit chip 150, level shifters 154a, 154b and 154c, that are separated by a dielectric 153 for each circuit formation region different in reference potential, and transmit signals between the circuit formation regions separated by the dielectric 153.例文帳に追加

また集積回路チップ１５０において、基準電位の異なる回路形成領域ごとに誘電体１５３により分離し、誘電体１５３により分離された回路形成領域間での信号の伝送を行うレベルシフタ１５４ａ、１５４ｂ、１５４ｃを配置する。 - 特許庁

To determine the placement position, shape and area of blocks more easily for chip level optimization in floor plan design by a virtual flat placement technique having a black box block.例文帳に追加

半導体集積回路の階層型レイアウトの自動フロアプラン手法では、ブラックボックスブロックを含む場合、予め設定したブラックボックスブロックの形状や面積が絶対的な影響を及ぼすため、チップレベルで最適となるようにブロックの形状や面積を決定することが困難になる。 - 特許庁

To provide a semiconductor device capable of using a transistor operating at low voltage when executing level shift, and capable of easily improving an output change speed (operation speed) when the transistor carries out on/off operation with a small occupation area in a semiconductor chip.例文帳に追加

レベルシフトを行う場合に、低電圧で動作するトランジスタが使用可能であり、そのトランジスタがオンオフ動作する際の出力変化速度（動作速度）の向上を半導体チップ内の少ない占有面積で容易に実現可能な半導体装置の提供。 - 特許庁

The receiver 100 obtains individual channel estimates and path delays of a multi-path from received known signals, and calculates a weight matrix for equalizing the multi-path based on the channel estimates and the path delays, thereby being equalized at a chip level.例文帳に追加

本発明の受信装置１００は、受信した既知信号よりマルチパスの各々のチャネル推定値及びパス遅延量を求めて当該チャネル推定値及び当該パス遅延量に基づいてマルチパス等化を行うためのウェイト行列を算出してチップレベルの等化を行う。 - 特許庁

When toner remaining level in a development device 4 is L1 or less, a controller 90 determines that replenishment toner in the toner container 5 is zero, and executes test writing to an IC chip 27 mounted to the toner container 5 by using a reader/writer module 30.例文帳に追加

現像装置４内のトナー残量レベルがＬ１以下になった場合は、制御部９０はトナーコンテナ５内の補給トナーが空であると判断し、リーダ／ライタモジュール３０を用いてトナーコンテナ５に装着されているＩＣチップ２７への書き込みテストを実行する。 - 特許庁

Then, the server 105 puts the settlement terminal 103 in which the sum of merchandise to be purchased by a user is stored in such a state that it is possible to reduce a sum after the merchandise sum has been discounted from a charge sum in the IC chip 106 according to the determined price discount level.例文帳に追加

そして、サーバ１０５は、利用者によって購入されようとしている商品の金額を記憶した決済端末１０３を、決定した値引き度合いに応じてその商品金額を値引きした後の金額をＩＣチップ１０６内のチャージ金額から減額することを可能な状態にする。 - 特許庁

The side wall part used as the diaphragm 11 is changeable by changing the side face 10b for attaching a sensor chip in response to a level of pressure of a measuring object, and the pressure sensor S1 with the plurality of sensitivities is manufactured using a common component.例文帳に追加

したがって、測定対象となる圧力の大きさに応じてセンサチップ２０を取り付ける側面１０ｂを変更することにより、ダイアフラム１１として用いる側壁部を変えることが可能となり、共通の部品を用いて複数の感度の圧力センサＳ１を製造することが可能となる。 - 特許庁

To provide a filter chip and a filter capable of recovering a small number of cells existing in a filtering object liquid without loss, and improving a concentration rate of the filtering object liquid, even in the case of a fine-scale filtering object liquid, for example, a micro-liter level.例文帳に追加

マイクロリットルレベルといった小スケールの濾過対象液であっても、その濾過対象液中に存在する僅かな数の細胞をロスすることなく回収したり、濾過対象液の濃縮率を向上させたりすることが出来る、濾過チップおよび濾過装置を提供する。 - 特許庁

A first type of fuse, e.g. a laser actuation fuse, is principally used for repairing a wafer level defect and a second type of fuse, e.g. an electric starting fuse, is used for repairing a defect found after an IC chip is mounted on a module and a stress is applied to the module during burn-in test.例文帳に追加

第１タイプのヒューズ、例えばレーザ起動ヒューズが、主としてウェハ・レベルの欠陥を修復するために使用され、第２タイプのヒューズ、例えば電気起動ヒューズが、モジュール上にＩＣチップを搭載し、バーンイン・テストでモジュールに応力をかけた後に見つかった欠陥を修復するために使用される。 - 特許庁

An external communication port on an integrated circuit chip is connected internally to a bus on an internal parallel signal basis, connected externally to an adapter device on a 1st external basis lower in parallel level than the internal basis, and then connected to an external computer on a 2nd external basis longer in wait time than the 1st external basis.例文帳に追加

集積回路チップ上の外部通信ポートは、内部並列信号形式でバスに内部接続され、内部形式より並列レベルが低い第１外部形式でアダプタ装置に外部接続され、第１外部形式より待ち時間が長い第２外部形式で外部コンピュータに接続される。 - 特許庁

To provide a liquid epoxy resin composition wherein printability is excellent, a number of voids is small, a camber is small, and strength, anti-reflowing, anti-temperature cycle and reliability of anti-moisture are excellent, and also to provide an electronic part device and a wafer level chip size package, which are provided with elements sealed by the composition.例文帳に追加

印刷成形性が良好でボイド数が少なく、反りが小さく、強度、耐リフロー性、耐温度サイクル及び耐湿信頼性に優れる封止用液状エポキシ樹脂組成物、及びこれにより封止された素子を備えた電子部品装置およびウエハーレベルチップサイズパッケージを提供する。 - 特許庁

The package structure of the semiconductor device in a wafer-level chip size has a thin insulating film 15 covering uniformly semiconductor circuits formed on a silicon substrate 11, and thick doughnut-formed insulating film 18 which is formed on the thin insulating film 15 corresponding to each of external electrodes 22 and mounts the external electrodes 22.例文帳に追加

ウエハレベル・チップサイズのパッケージ構造は、シリコン基板１１上に形成された半導体回路を一様に覆う薄い絶縁膜１５と、この薄い絶縁膜１５上に各外部電極２２に対応して形成されて、各外部電極２２を搭載するドーナツ状の厚い絶縁膜１８とを有する。 - 特許庁

The third semiconductor chip includes a drive circuit which complementally drives the first and the second power MOSFETs, and also comprises a voltage control means which gives temperature dependency to a voltage level of a drive signal outputted from the drive circuit for raising a temperature according to temperature rises in the MOSFETs.例文帳に追加

上記第３半導体チップは、上記第１、第２パワーＭＯＳＦＥＴを相補的に駆動する駆動回路を含み、上記駆動回路から出力される駆動信号の電圧レベルに温度上昇に対応して上昇させる温度依存性を持たせる電圧制御手段を設ける。 - 特許庁

To provide a method for manufacturing a semiconductor device which can form a micro rewiring at a high density around a resin post even when the resin post having a slant face exists in a wafer level CSP also, and can cope with a downsizing of a chip and an increase of the number of terminals.例文帳に追加

ウエハレベルＣＳＰにおいて、傾斜面を有する樹脂ポストが存在する場合であっても、該樹脂ポスト近辺に微細な再配線を高密度に形成することができ、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供すること。 - 特許庁

The wafer-level image sensor module includes a wafer 10, an image sensor 20 mounted on one face of the wafer 10, a radio communication chip 30 mounted on one face of the wafer 10 outside the image sensor 20, and a protecting cover 40 provided on one face of the wafer 10.例文帳に追加

ウエハ１０と、ウエハ１０の一面に実装されるイメージセンサ２０と、ウエハ１０の一面であってイメージセンサ２０の外側に実装される無線通信用チップ３０と、ウエハ１０の一面に設けられる保護カバー４０とによって、ウエハレベルのイメージセンサモジュールを構成する。 - 特許庁

The solid-stage image pickup device 2 is in a wave level chip size package type, where the periphery of a solid-state image pickup element 6 formed on the upper surface of a semiconductor substrate 3 is surrounded by a spacer 4 for sealing by cover glass 5, and a number of connection terminals 7 are provided on the semiconductor substrate 3.例文帳に追加

固体撮像装置２は、半導体基板３の上面に形成された固体撮像素子６の周囲をスペーサー４で取り囲み、カバーガラス５で封止したウエハレベルチップサイズパッケージタイプであり、半導体基板３の上に多数の接続端子７が設けられている。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

In pull-down circuits 3.1-3.n of a SRAM chip 1, an external power source voltage Vcc is kept at the minimum standard voltage Vr at the time of data retention, while an internal voltage Vi of power source wiring L1-Ln is pulled down in response to a test signal TE1 made a 'H' level.例文帳に追加

ＳＲＡＭチップ１のプルダウン回路３．１〜３．ｎは、外部電源電圧Ｖｃｃがデータリテンション時の最小規格電圧Ｖｒにされるとともにテスト信号ＴＥ１が「Ｈ」レベルにされたことに応じて、電源配線Ｌ１〜Ｌｎの内部電圧Ｖｉを最小規格電圧Ｖｒにプルダウンする。 - 特許庁

To reduce parasitic capacitance generated on the outside of a constriction groove and to sustain the temperature of an active layer at a low level in a semiconductor laser apparatus where a semiconductor laser chip having a pair of current constriction grooves formed on the opposite sides of a current injection contact part is mounted on a mount component.例文帳に追加

電流注入用コンタクト部を間に置いて１対の電流狭窄溝が形成された半導体レーザチップが、マウント部品に実装されてなる半導体レーザ装置において、狭窄溝の外側で発生する寄生容量を低減し、また活性層温度を低く保つ。 - 特許庁

In a mobile communication system where a plurality of terminals including the diversity terminal exist, an adaptive array base station 1000 controls an outgoing transmission power waveform so as to decrease transmission power in a timing for measuring a reception level of a chip antenna and to increase the transmission power in a timing when a reception level of a whip antenna being a transmission antenna is measured when the connected terminal is the diversity terminal.例文帳に追加

ダイバーシチ端末を含む複数の端末が存在している移動体通信システムにおいて、アダプティブアレイ基地局１０００は、接続している端末に対し、ダイバーシチ端末であればチップアンテナの受信レベルを測定するタイミングで送信電力を下げ、送信アンテナであるホイップアンテナの受信レベルを測定するタイミングで送信電力を上げるように、下り送信電力波形を制御する。 - 特許庁

The CCD solid-state imaging module includes: a substrate bias voltage setting means provided on a CCD area sensor; and a substrate bias voltage output means configured to a chip other than the CCD area sensor, selecting one voltage level among a plurality of voltage levels including an output voltage of the substrate bias voltage setting means, and outputting the selected voltage level as a substrate bias voltage of the CCD area sensor.例文帳に追加

ＣＣＤ固体撮像モジュールは、ＣＣＤエリアセンサ上に設けられる基板バイアス電圧設定手段と、前記ＣＣＤエリアセンサ以外のチップに構成され、前記基板バイアス電圧設定手段の出力電圧を含む複数の電圧レベルの中からひとつの電圧レベルを選択して、前記ＣＣＤエリアセンサの基板バイアス電圧として出力する基板バイアス電圧出力手段とを有する。 - 特許庁

The method for detecting the esophageal carcinoma includes detecting the carcinogenesis of esophageal epithelial cells by detecting the inactivation of human CRABP1 (Cellular Retinoic Acid Binding Protein) gene in the cells, especially the inactivation caused by the methylation of a CpG island of the gene at a level of genome DNA, mRNA, CRABP1 protein or the like by a DNA chip method or the like.例文帳に追加

食道上皮細胞におけるヒトCRABP1 (Cellular Retinoic Acid Binding Protein) 遺伝子の不活性化、特に該遺伝子のＣｐＧアイランドのメチル化に起因する不活性化を、ゲノムＤＮＡ、ｍＲＮＡ、ＣＲＡＢＰ１蛋白質等のレベルで、ＤＮＡチップ法等の手段で検出することにより、該細胞の癌化を検出する、食道癌の検出方法。 - 特許庁

To provide a semiconductor element capable of enhancing a heat discharge characteristic without increasing an area occupied by a semiconductor element, further detecting the direction of the semiconductor element, and further supporting element-specific information, and to provide a wefer level chip size package (WLCSP) equipped with it.例文帳に追加

半導体素子の占有面積を増加させることなく放熱特性を向上させることができ、さらには、半導体素子の向きを判別することができ、さらに加えて素子固有の情報を持たせることができる半導体素子及びそれを備えたウエハレベル・チップサイズ・パッケージ（ＷＬＣＳＰ）を提供する。 - 特許庁

The abrasion resistant coating layer 10 is stuck and formed to have no level difference from the base plate 3 so that cutting chip produced in cutting is hardly accumulated to prevent the undercut from being formed in the outer circumferential part 4 of the base plate 3 right under the cemented carbide abrasion resistant coating layer 10, thereby elongating the life.例文帳に追加

耐摩耗性被覆層１０は、基板３との段差が、ほぼ無いように付着形成されるされ、切断時に発生する切粉が殆ど滞留しないため、超硬質合金の耐摩耗性被覆層１０の直下の基板３の外周部４にアンダーカットが発生することを防止し、寿命が長くなる。 - 特許庁

The multilayer wiring board comprises a multilayer substrate body 10 composed of ceramic green sheets 11-14, internal conductor layers 21-24 and level difference matching layers 31-33 and having an upper surface 10a for mounting a chip electronic component, and a plurality of lands 25-28 formed on the mounting surface 10a.例文帳に追加

セラミックグリーンシート１１〜１４と内部導体層２１〜２４と段差整合層３１〜３３とで構成され、上面にチップ型電子部品を実装するための搭載面１０ａを有する積層基板本体１０と、搭載面１０ａ上に形成された複数のランド２５〜２８と備えた多層配線基板。 - 特許庁

To provide a method of manufacturing semiconductor device for enabling formation of fine and high-density rewirings as designed in the neighboring area of a resin post and coping with reduction in size and increase in the number of terminals of a chip even when the resin post having a sloping surface is present in wafer level CSP.例文帳に追加

ウエハレベルＣＳＰにおいて、傾斜面を有する樹脂ポストが存在する場合であっても、樹脂ポスト近辺に微細な再配線を設計どおりに高密度に形成することができ、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a fluxing composition including a benzotriazole compound and a use in its electronic packaging, and to especially provide a non-flowing under fill composition and a semiconductor package based on a flip chip, and a use in electronic packaging in a pre-applied wafer level under fill for an electronic part assembly.例文帳に追加

ベンゾトリアゾール化合物を含むフラクシング組成物及びその電子パッケージングにおける用途を提供すること、特に、非流動アンダーフィル組成物及びフリップチップに基づく半導体パッケージ及び電子部品組立のためのプレアプライドウエハーレベルアンダーフィルにおける電子パッケージングにおける用途を提供すること。 - 特許庁

The LED lighting fixture has a COD (Chip On Driver) integrating at an IC level a heat-sink material of high conductivity, an LED, and a driver in an arbitrary-shape photo guide tube of a high-power LED package with several watts per piece integrated with a special-interface optical matching adapter.例文帳に追加

本発明は一個で数ワット以上のハイパワーＬＥＤパッケージで任意形状の光導光筒に熱伝導率の高いヒートシンク材とＬＥＤとドライバーをＩＣレベルで一体化したＣＯＤ（Ｃｈｉｐ Ｏｎ Ｄｒｉｖｅｒ）と特殊インターフェース光整合アダプターで一体化したＬＥＤ照明器具。 - 特許庁

The LED lighting fixture is formed by integrating a heat sink material with high thermal conductivity, a COD (chip on the driver) as a high power LED package having several watts or more at one piece, wherein an LED and a driver are integrated at an IC level, and a special interface optical matching adapter (OMA) in an optical light-guide tube with any shape.例文帳に追加

本発明は一個で数ワット以上のハイパワーＬＥＤパッケージで任意形状の光導光筒に熱伝導率の高いヒートシンク材とＬＥＤとドライバーをＩＣレベルで一体化したＣＯＤ（Ｃｈｉｐ Ｏｎ ｔｈｅ Ｄｒｉｖｅｒ）と特殊インターフェース光整合アダプター（ＯＭＡ）で一体化したＬＥＤ照明器具。 - 特許庁

On the chip where antibodies and antigens are solidified and dried so that antibodies or antigens are not uniform against an earthenware mortar-like, round-bottom-like, or inverse-pyramid-like wall surface of a reservoir, an aqueous solvent of a reaction solution having of 20 μl or less is added so that a distance to a liquid level is 750 μm or less.例文帳に追加

すり鉢状、丸底状、又は逆錘状のリザーバー部の壁面に対して不均一となるよう抗体又は抗原を固相化して乾燥させたチップ上で、かかるリザーバー部に対して、液面までの距離が７５０μｍを超えないよう２０μｌ以下の反応溶液である水性溶媒を添加する。 - 特許庁

Thus, a high-level liquid transfer technique of together mixing two or more solutions in the channel and the quantification mechanism of the reagents in the channel are made to be unnecessary, while the transfer technique and the quantification mechanism cause trouble in case that the reaction for which the reagent formulation is prepared so as to start the reaction at the prescribed temperature is conducted on the micro fluid chip.例文帳に追加

これにより、所定温度下で反応が開始される試薬組成にすることが必要な場合の反応をマイクロ流体チップ上で実施する際に問題であった、複数の溶液を流路内で定量的に混合する高度な送液技術や流路内試薬定量化機構が不要となった。 - 特許庁

The wafer level chip size package is especially characterized by a structure in which the glass wafer coated with the IR cut filter layer is bonded to the image sensor wafer through a polymer partition wall, and the solder bumps are formed on back electrodes of the image sensor wafer that are connected to I/O electrodes of the image sensor wafer respectively through the conductors in the through holes.例文帳に追加

特に、IRカットフィルター層がコーティングされたグラスウエハーがポリマー隔壁を介してイメージセンサウエハーと接着されており、イメージセンサウエハーの各入/出力電極に形成された前記貫通孔の導電体を通じて連結されるウエハーの裏面電極にはんだバンプが形成されている構造を特徴とする。 - 特許庁

The output buffer circuit 1 is provided with a first level converter circuit 21 for outputting a signal B with a ground and an external output interface power supply potential VDH, defined as amplitude range on the basis of a data input signal A with the ground and a power supply potential VDL, at a semiconductor chip core side defined as an amplitude range.例文帳に追加

出力バッファ回路１は、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とするデータ入力信号Ａに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｂを出力する第１レベルコンバータ回路２１を備えた。 - 特許庁

Capabilities of output circuits 4, 5, 8 are increased, by using a control signal ctrl driven at the start of data output and temporarily output increase circuits 7, 8, 9, and a load capacitor 12, arranged at the outside of a chip, is driven at a high speed by improving the output level and the output timing.例文帳に追加

データ出力の開始時に駆動される制御信号ｃｔｒｌを用いて、一時的に出力増強回路７，８，９を用いて出力回路４，５，８の能力を増強し、出力波形の出力レベルと、出力タイミングを改善して、チップ外部にある負荷容量１２を高速に駆動するデータ出力回路を提供する。 - 特許庁

An image signal input circuit includes: a clamp circuit 210 configured to hold a sink chip voltage contained in an image signal at a predetermined voltage; a level shift circuit 220 that determines an operating point for connection with a post-stage circuit 201; and a micro-current source 230 configured to suppress increase in voltage of an input terminal IN1.例文帳に追加

映像信号に含まれるシンクチップの電圧を所定電圧に固定するクランプ回路２１０と、後段回路２０１との接続のための動作点を決定するレベルシフト回路２２０と、入力端子ＩＮ１の電圧の上昇を抑制する微少電流源２３０とを有する構成により、上記目的を達成する。 - 特許庁

In the surface layer area 21, an abnormal consumption suppressing layer 24 in which the mass content of an abnormal consumption suppressing component containing at least one selected from among Ni, Re, Ag, and Au is set at higher level than that of the inner layer area 20 is formed on the radial directional circumference and on the tip surface 31t of the precious chip 31'.例文帳に追加

一方、表層部領域２１内には、Ｎｉ、Ｒｅ、Ａｇ及びＡｕから選ばれる１種以上にて構成される異常消耗抑制成分の質量％における含有量が、内層部領域２０よりも多く設定されている異常消耗抑制層２４が、貴金属チップ３１’の径方向側周面及び先端面３１ｔに形成されている。 - 特許庁

According to this wafer 1, a reference clock applied at the same timing as that at an inspecting time in a wafer level burn-in can be inputted at different timing at each group of the chips 2 via the delay circuit 11, and a peak of the current flowing to each chip 2 is dispersed to enable reduction in instantaneous current in the wafer 1.例文帳に追加

この半導体ウェーハ１によれば、ウェーハレベルバーインでの検査時に同一タイミングで印加される基準クロックを、電気信号遅延回路１１を介して、チップ２のク゛ルーフ゜ごとに異なるタイミングで入力することが可能であり、各チップ２に流れる電流のピークを分散させて、半導体ウェーハ１における瞬時電流を低減できる。 - 特許庁

The chip is equipped with multiple bumps connected with a drive circuit integrated on a semiconductor substrate and an organic compound insulating film formed on the drive circuit, wherein the organic insulating film is extended from the semiconductor substrate at a lower level than the multiple bumps and the lower edge of the multiple bumps projects further than the lower edge of the organic insulating film.例文帳に追加

半導体基板に集積化された駆動回路と接続される複数のバンプと、前記駆動回路上に形成される有機絶縁膜とを具備し、前記有機絶縁膜は、前記複数のバンプより低く半導体基板から伸張され前記複数のバンプの下部エッジが前記有機絶縁膜の下部エッジよりさらに突出されることを特徴とする。 - 特許庁

To provide a noise elimination circuit capable of eliminating the whole noise applied to an input signal effective to a reset (reset) signal of a microprocessor or a particular logic level by changing the filtering time of the noise elimination circuit by using a ring oscillator and a frequency dividing circuit, and a chip reset signal generation circuit that utilizes the noise elimination circuit.例文帳に追加

ノイズ除去回路のフィルターリング時間をリングオシレータ及び分周回路を用いて変化させることにより、マイクロプロセッサのリセット（ｒｅｓｅｔ）信号又は特定ロジックレベルに有効な入力信号に印加される全てのノイズを除去させることができるようにした、ノイズ除去回路及びこれを利用したチップリセット信号発生回路を提供する。 - 特許庁

Thus, a quality problem in the occurrence of an error due to reduction in a level of a signal recorded to sectors at the recording mode initial stage is improved by executing warming write with a current of a degree not deleting data before the execution of the recording mode in the data storage system, so as to sufficiently thermally expand the pole chip of the recording head before the recording up to its saturation state.例文帳に追加

これにより，データ記憶システムで記録モード実行前にデータが消去されない程の電流でウォーミングライトを実行することにより，記録前に記録ヘッドのポールチップを十分に飽和状態まで熱膨脹させて記録モード初期のセクタに記録される信号のレベルが低下してエラーが発生する品質問題を改善する。 - 特許庁

When a use promotion object is a train, a server 105 receives acquired information from a settlement terminal 103 which has acquired information including identification information from an IC chip 106 of a mobile device 101, and when capable of specifying train use information corresponding to the identification information in the received information, the server 105 determines a discount level based on the train use information.例文帳に追加

利用促進対象が電車の場合、サーバ１０５は、モバイル装置１０１のＩＣチップ１０６から識別情報を含む情報を取得した決済端末１０３から、その取得した情報を受信し、その受信した情報中の識別情報に対応する電車利用情報を特定できた場合に、その電車利用情報に基づいて、値引き度合いを決定する。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁

The system is provided with a noncontact IC tag having a resonance circuit with its resonance frequency set to change due to the change in the extrinsic factor and an IC chip connected to the resonance circuit, and a detector for sensing the output level of the tag within a predetermined frequency range including a predetermined resonance frequency of the IC tag at the occurrence of predetermined change in the extrinsic factor.例文帳に追加

外的要因の変化により共振周波数が変化するように設定された共振回路と該共振回路に接続されたＩＣチップを有する非接触ＩＣタグと、所定の外的要因の変化が起きた場合の前記ＩＣタグの所定の共振周波数を含む所定の周波数区間でタグの出力レベルを感知する検出器とを備えている。 - 特許庁