「CHIP LEVEL」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Since the impression level appears on the image brightness which will be digitized, the impression level in a designated inspection area can be detected by a numerical value, achieving quick and objective evaluation of the quality of mounting conditions of the IC chip 2.例文帳に追加

圧痕レベルが、画像輝度に現れ、その画像輝度は数値化されるので、決められた検査領域内の圧痕レベルを数値により検出でき、ＩＣチップ２の実装状態の良否を素早く客観的に評価できる。 - 特許庁

To provide a one-chip microcomputer with high versatility and productivity capable of performing compensation for respective harmonic noises at a system level including an LSI precisely and effectively and also capable of reducing unnecessary radiant noises at a system level.例文帳に追加

ＬＳＩを含めたシステムレベルでの個々の高調波ノイズの補正を、精度よく、かつ、効率的に行い、システムレベルでも不要輻射ノイズの低減を可能とする、汎用性、生産性の高いワンチップマイクロコンピュータを提供する。 - 特許庁

To provide a one-chip microcomputer capable of reducing unnecessary radiation noise even at a system level, by accurately and efficiently noise- correcting individual harmonic waves at the system level including an LSI, and having high general purpose properties and productivity.例文帳に追加

ＬＳＩを含めたシステムレベルでの個々の高調波ノイズ補正を、精度よくかつ効率的に行い、システムレベルでも不要輻射ノイズ低減を可能とする、汎用性、生産性の高いワンチップマイクロコンピュータを提供する。 - 特許庁

A transmission unit 10 converts the level assigned to each of chips forming a communication frame conforming to FH-MMFSK into waveform data having an in-chip position, a time width and frequency which correspond to this level, and transmits the data.例文帳に追加

送信部１０は、ＦＨ-ＭＭＦＳＫに従った通信フレームを構成する各チップに割り当てられたレベルを、当該レベルに応じたチップ内位置、時間幅および周波数を持つ波形データに変換して送信する。 - 特許庁

To provide a wafer level chip-scale package structure which can increase the reliability of a product by preventing cracking, and also to provide a method of manufacturing the same.例文帳に追加

クラック発生を防止することにより、製品の信頼性を向上できるウェハーレベルチップスケールパッケージ構造、及びその製造方法を提供する。 - 特許庁

To provide a method for correctly mounting a chip, by correcting the warp of a carrier and deciding the position of a work on the carrier in a level attitude.例文帳に追加

キャリアのそりを矯正し、キャリア上のワークを水平な姿勢で位置決めしてチップの実装を正しく行えるチップの実装方法を提供すること。 - 特許庁

This μTAS analyzer uses the gravity as liquid feeding power and adjusts the surface level of a liquid in a liquid reservoir connected to a micro-flow passage, by using a planar chip for controlling the liquid feeding power.例文帳に追加

重力を送液駆動力とし、その制御のために、平板チップを用い、マイクロ流路につながる液溜中の液面高を調節する。 - 特許庁

At this time, the normal of each LED chip is arranged so as to be spaced at an angle obtained by equally dividing a circumference by the number of the LED chips on a level surface (on a substrate).例文帳に追加

その際、各々のＬＥＤチップの法線が平面上（基板上）で円周をＬＥＤチップの個数で等分した角度になるように配置する。 - 特許庁

The invention also provides a light weight security with better performance in comparison to the lower layer chip level security provided by 2G, 3G or 4G applications.例文帳に追加

また、２Ｇ、３Ｇ又は４Ｇ向けのアプリケーションによって得られる下位層のチップレベルのセキュリティより性能が優れた軽量セキュリティを提供する。 - 特許庁

A scanner part 3 measures a dark signal level Vd on the basis of a chip constituting the image sensor 14 in advance, and stores the result thereof in an NVRAM 34.例文帳に追加

スキャナ部３は，予め，イメージセンサ１４を構成するチップ単位での暗信号レベルＶｄを測定し，その結果をＮＶＲＡＭ３４に記憶しておく。 - 特許庁

Further, the first sensor electrode 21 on the side of the biosensor chip 20 is used in common by the sensor insertion discrimination circuit 14 and the blood sugar level measuring circuit 15.例文帳に追加

また、バイオセンサチップ２０側の第一センサ電極２１は、センサ挿入判別回路１４と血糖値測定回路１５とで共有する構成とする。 - 特許庁

The threshold level 45 is set at a slightly higher value than the voltage value 33 outputted from the displacement sensor 32 under a condition that a single chip is bonded by die bonder.例文帳に追加

閾値レベル４５を、ダイボンダで単一のチップをボンディングした状態で変位センサ３２から出力される電圧値３３よりやや高めに設定する。 - 特許庁

Maximizing the film thickness of the thick film 7 increases a level difference in the recessed part to inhibit the movement of a chip and reduce the mounting misalignment.例文帳に追加

厚膜７の膜厚を可能な限り厚くすることにより、凹部における段差を大きくし、チップの移動を抑制し、実装ズレを少なくすることができる。 - 特許庁

Block shapes can thus be determined more easily for chip level optimization to shorten the design period of a semiconductor integrated circuit.例文帳に追加

結果として、チップレベルで最適となるブロック形状をより容易に決定することが可能となり、半導体集積回路の設計期間を短縮することができる。 - 特許庁

In a gate driver chip 210 of a liquid crystal display device, a shift register 212 sequentially shifts and outputs a high level data value in response to a carry signal.例文帳に追加

液晶表示装置のゲート駆動チップ２１０において、シフトレジスタ２１２は、キャリー信号に応答してハイレベルのデータ値を順次にシフトさせて出力する。 - 特許庁

To provide a semiconductor device and an interposer in which high- density mounting of a bear chip assembling level which is guaranteed in characteristic and quality can be realized.例文帳に追加

特性・品質保証されたベアチップ実装レベルの高密度実装を実現することができる半導体装置及びインターポーザーを提供すること。 - 特許庁

To provide a one-chip microcomputer allowing the level of a reference current to be controlled in a write operation of a sense amplifier before a read failure happens.例文帳に追加

読み出し不良が発生する前に、センスアンプの読み出し動作時の基準電流の大きさを制御できる１チップマイクロコンピュータを提供する。 - 特許庁

In a semiconductor device, a step-like member having a level difference portion is provided on a semiconductor chip 12.例文帳に追加

また、樹脂密着効果を向上させ、封止樹脂の剥離をより防止すると共に、電源インピーダンスを低く抑えた半導体装置を提供すること。 - 特許庁

ENCAPSULATING LIQUID EPOXY RESIN COMPOSITION, ELECTRONIC COMPONENT DEVICE INCLUDING ELEMENT ENCAPSULATED WITH THE ENCAPSULATING LIQUID EPOXY RESIN COMPOSITION, AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

封止用液状エポキシ樹脂組成物、及びこの封止用液状エポキシ樹脂組成物で封止した素子を備えた電子部品装置およびウエハーレベルチップサイズパッケージ - 特許庁

A decoder circuit 2 generates an internal address signal of a SRAM chip SM based on inputted plural address signals when a signal CEB inputted from a terminal is a 'L' level.例文帳に追加

デコーダ回路2は、端子から入力される信号CEBが「L」レベルのとき、入力される複数のアドレス信号に基づき、SRAMチップSMの内部アドレス信号を生成する。 - 特許庁

To inspect the packaging of a semiconductor package easily and reliably, to dispense with sealing work after packaging, and to thin a chip size level.例文帳に追加

半導体パッケージにおける実装検査を容易且つ確実に行えると共に実装後の封止作業を不要にすると共にチップサイズレベルの薄型化を図ること。 - 特許庁

Besides, the mapping part 106 locates the chip wherein the data are spread in the direction of the frequency in a sub-carrier wherein the propagation status is < the predetermined level.例文帳に追加

また、マッピング部１０６は、伝搬路状況が所定のレベル未満であるサブキャリアに、データが拡散されたチップを周波数方向に配置する。 - 特許庁

The semiconductor verification apparatus according to one embodiment verifies a semiconductor device adopting a cell base system in a chip level design.例文帳に追加

本発明の１つの実施形態は、チップレベル設計においてセルベース方式を採用する半導体装置を検証する半導体検証装置である。 - 特許庁

Consequently, if the temperature of the semiconductor chip exceeds a serviceable limiting temperature, the voltage Va exceeds the voltage Vb, and the comparator 19 outputs a high level signal.例文帳に追加

このため、半導体チップの温度が使用限界温度を超えれば、電圧Ｖaが電圧Ｖbを超え、コンパレータ１９は、ハイレベルの信号を出力する。 - 特許庁

Thereby, the chip size over the entire part of the video signal line drive circuit 300 is reduced, and a manufacturing cost and power consumption can be suppressed to a lower level.例文帳に追加

このことから、映像信号線駆動回路３００全体のチップサイズを小さくし、製造コストや消費電力を小さく抑えることができる。 - 特許庁

A chip conveying passage of the carrier possesses a first horizontal level located adjacent to a horizontal plane, a rise part extending at a predetermined angle in a slanting upper part from the end of the first horizontal level and a second horizontal level extending still more horizontally from the one end of the rise part.例文帳に追加

搬送装置の切粉搬送路は、地平面に隣接して位置する水平な第１の水平部、第１の水平部の一端から斜め上方に一定の角度で延びる上昇部、および、上昇部の一端からさらに水平に延びる第２の水平部を有する。 - 特許庁

As the light emitting element array chip 1 with a select signal (high level) in common with anodes a, c of the switching device S entered can emit light, the time-shared driving sharing the light emitting signal (high level) and a gate signal (low level) between a plurality of light emitting element array chips 1 is provided.例文帳に追加

スイッチデバイスＳのアノードａ，ｃに共通のセレクト信号（ハイレベル）が入力されている発光素子アレイチップ１を発光させることができるので、発光信号（ハイレベル）およびゲート信号（ローレベル）を複数の発光素子アレイチップ１間で共用する時分割駆動が実現できる。 - 特許庁

This video signal converting device which converts an analog video signal into a digital video signal has a synchronous separation circuit 28 that is provided with a sink chip clamping circuit which performs bit expansion of an MSB of an original signal so that the lowest level of the digital video signal can be a prescribed level and shifts a signal level in accordance with the level difference between a signal that undergoes bit inversion and the original signal.例文帳に追加

アナログ映像信号をデジ夕ル映像信号に変換する映像信号変換装置は、デジタル映像信号の最低レベルが所定のレベルとなるように、元の信号のＭＳＢをビット拡張し、ビット反転した信号と元の信号とのレベル差に応じて信号レベルをシフトするシンクチップクランプ回路を備えた同期分離回路２８を有する。 - 特許庁

To provide a film for chip protection capable of reducing a warpage of a semiconductor device at the wafer level by correcting a warpage of a wafer after resin sealing, in addition to the function for protecting the rear surface of a semiconductor chip mounted by a face-down method.例文帳に追加

フェースダウン方式で実装される半導体チップの裏面を保護する機能に加え、樹脂封止後のウエハの反りを矯正してウエハレベルでの半導体装置の反りを低減可能なチップ保護用フィルムを提供する。 - 特許庁

On the contrary, a receiver unit 20 receives the communication frame, and specifies the level assigned to this chip on the basis of the in-chip position, the time width, and the frequency which are stored in each of the chips forming the received communication frame.例文帳に追加

一方、受信部２０は、通信フレームを受信し、受信した通信フレームを構成する各チップに格納されている波形データのチップ内位置、時間幅および周波数に基づいて、当該チップに割当てられたレベルを特定する。 - 特許庁

To provide a semiconductor device capable of fully extracting the features of a wafer-level chip-scale package, enabling lowering of cost, and its manufacturing method, and to provide a semiconductor wafer with a continuously connected semiconductor chip treated in a packaging.例文帳に追加

低コスト化が可能なウェーハレベル・チップスケール・パッケージの特徴を十分に引き出すことのできる半導体装置及びその製造方法、並びにパッケージング処理された半導体チップが連設されている半導体ウェーハを提供すること。 - 特許庁

In die bonding, the semiconductor element of a first quality rank of individual semiconductor elements of a semiconductor wafer is die bonded to a lead frame based on mapping data, and a semiconductor chip of a second quality level is positioned and transferred to a chip stocker.例文帳に追加

ダイボンドにおいて、マッピングデータを基に、半導体ウェハの個々の半導体素子のうち第１の品質ランクの半導体素子をリードフレームにダイボンドし、また、第２の品質レベルの半導体チップをチップストッカに位置決め移送する。 - 特許庁

Consequently, a connection test between the terminal of a semiconductor chip and the external terminal can be performed on each semiconductor chip by measuring a current flowing through the switch circuit while supplying a predetermined level to the dedicated terminal and the first terminal.例文帳に追加

このため、専用端子及び第１端子に所定のレベルを供給した状態で、スイッチ回路に流れる電流を測定することで、各半導体チップ毎に、半導体チップの端子と外部端子との接続試験を実施できる。 - 特許庁

To provide a chip resistor and its manufacturing method that can improve yield of the chip resistor, as a temperature coefficient of resistance can be controlled with a high degree of accuracy, and the temperature coefficient of resistance can be kept within a tolerable level.例文帳に追加

抵抗温度係数を高精度に制御しえて、抵抗温度係数を許容範囲内に収めることができるため、チップ抵抗器の歩留まりを向上させることができるチップ抵抗器、チップ抵抗器の製造方法を提供する。 - 特許庁

In this transmission method, the routing is performed with each bridge chip using a node ID set every node string and the level showing the hierarchy depth of the bridge chip, thereby selecting the shortest path of the signal is selected (arrows 44 and 46).例文帳に追加

この伝送方法において、ノード列ごとに設定されたノードＩＤと、ブリッジチップの階層の深さを表すレベルとを用いて各ブリッジチップでルーティングを行うことにより、信号の最短の経路が選択される（矢印４４、４６）。 - 特許庁

To provide a semiconductor device of a flip-chip junction or wafer-level CSP (Chip Scale Package) using an underfill resin, wherein an increase in mounting area due to variation in applying amount of the underfill resin, cracking of the semiconductor device, etc., are prevented.例文帳に追加

アンダーフィル樹脂を用いたフリップチップ接合又はウエハレベルＣＳＰの半導体装置において、アンダーフィル樹脂の塗布量変動に伴う実装面積の増大及び半導体装置におけるクラックの発生等を防止する。 - 特許庁

The output of the AND circuit 4 is at a low level only in the duration of outputting a reading signal (RD) from a CPU 2 and sending a chip select signal (CS) from an address decoder 3 and at a high level (+V) in other durations.例文帳に追加

アンド回路４の出力側は、ＣＰＵ２が読み出し信号（ＲＤ）を出力し、かつアドレスデコーダ３がチップセレクト信号（ＣＳ）を送出している期間のみローレベルとなり、それ以外の期間はハイレベル（＋Ｖ）になっている。 - 特許庁

To provide a system which allows PC compatibility, in regard to PC compatibility wherein reuse of a component is limited in accordance with change in silicon process by mixing of a physical level regulated in an interface and a transaction level in a conventional system on chip (SoC) system.例文帳に追加

システム・オン・チップ（ＳｏＣ）システムの場合、インタフェース規定の物理レベルとのトランザクション・レベルのミックスにより、シリコン・プロセスが変わるにつれ、構成部分の再使用がＰＣ互換性において、ＰＣ互換を可能とするシステムを提供する。 - 特許庁

Since the dent level appears in the brightness of the image and the image brightness is digitized, the dent level in the determined inspection region can be detected by a numerical value, and the quality of the mounting state of the IC chip 2 can be evaluated rapidly and objectively.例文帳に追加

圧痕レベルが、画像輝度に現れ、その画像輝度は数値化されるので、決められた検査領域内の圧痕レベルを数値により検出でき、ＩＣチップ２の実装状態の良否を素早く客観的に評価できる。 - 特許庁

To provide a method of manufacturing a semiconductor device using a dicing film integrated type chip protective film that reduces warpage of the semiconductor device at a wafer level by correcting warpage of a wafer and also has a function of protecting a reverse surface of a semiconductor chip, the semiconductor device obtained thereby, and the dicing film integrated type chip protective film used therefor.例文帳に追加

半導体チップの裏面を保護する機能に加え、ウエハの反りを矯正してウエハレベルでの半導体装置の反りを低減可能なダイシングフィルム一体型チップ保護フィルムを用いた半導体装置の製造方法と、それにより得られる半導体装置及び、それに用いるダイシングフィルム一体型チップ保護フィルムを提供する。 - 特許庁

The voltage level appearing in the first terminal (d) of a plurality of the terminals of a connector electrode 6 when a connection electrode 16 is inserted in the insertion part 5 of the measuring instrument 2 to be connected to the connector electrode 6 is differentiated from that in the case where the biosensor chip 1 is inserted to discriminate between the biosensor chip 1 and the biosensor correction chip 14.例文帳に追加

測定器２の挿入部５に挿入して接続電極１６をコネクタ電極６に接続したとき、コネクタ電極６の複数の端子のうちの第１の端子ｄに現れる電圧レベルがバイオセンサチップ１を挿入した場合と異ならせることで、バイオセンサチップ１とバイオセンサ補正チップ１４との判別をする。 - 特許庁

After arranging a gate level of a chip or wiring, one or a plurality of arbitrary layout areas on the chip are cut out and each of the cut-out areas is blocked, each of the cut-out blocks is redesigned, and design of the blocked area is replaced with a result of the redesigning to change a layout design of the chip.例文帳に追加

チップのゲートレベル配置または配線終了後、チップ上の任意のレイアウト領域を１つまたは複数切り出してそれぞれをブロック化し、前記切り出したブロック毎に再設計を行い、前記ブロック化した領域の設計を、前記再設計による結果と置換して、チップのレイアウト設計変更を行う。 - 特許庁

The die pad part 14 has a part 14a for mounting the semiconductor chip, and a part 14c on the periphery of the mounting part provided with a level difference 14b wherein the semiconductor chip 11 is bonded fixedly to the mounting part 14a on the recess 11a side.例文帳に追加

ダイパッド部１４は、半導体チップが搭載される搭載部１４ａと、搭載部の周囲に段差１４ｂを設けてなる周囲部１４ｃとを有しており、半導体チップ１１は凹部１１ａ側で搭載部１４ａに接着固定される。 - 特許庁

Then a frequency particularizing section 206 of a reception section 20 detects all frequencies with a signal level being a prescribed threshold or over by each chip for configuring a received spectrum to particularize combinations of the frequencies of the concerned chip.例文帳に追加

そして、受信部２０において、周波数特定部２０６は受信スペクトルを構成するチップ毎に、所定のしきい値以上の信号レベルを有する周波数を全て検出することにより、当該チップの周波数の組合せを特定する。 - 特許庁

Thus, it is possible to shorten the wire because the difference in level between the substrate and the IC chip to be bonded with the wires is reduced or eliminated and to obtain the shield effect for the IC chip by housing it in the through hole.例文帳に追加

これにより、ワイヤボンディングする基板側とＩＣチップ側との間の段差を小さく或いはなくすことができてワイヤを短縮化ることができ、貫通孔への収容によって当該ＩＣチップに対するシールド効果を得ることができる。 - 特許庁