「CHIP LEVEL」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit having such constitution that increase in a signal delay time and extension of a chip size which are caused by insertion of a level shifter circuit to a multi-power source interface circuit can be suppressed.例文帳に追加

マルチ電源インタフェース回路のレベルシフタ回路挿入による信号遅延時間の増加及びチップサイズの拡大を非常に小さく抑制することが可能な構成の半導体集積回路を提供する。 - 特許庁

For example, a display control signal from a 3:1 interlace control circuit 110 is fetched to the inside of a driver chip 12a via a data input/output terminal 12a-1, when a DIR signal is a high-level "For signal".例文帳に追加

たとえば、ＤＩＲ信号がハイレベルのＦｏｒ信号のとき、３：１インターレース制御回路１１０からの表示制御信号は、データ入／出力端子１２ａ-1を介して、ドライバチップ１２ａの内部に取り込まれる。 - 特許庁

To reduce a chip area without incurring problems caused by reducing a current flowing through a transistor in a carrier detection circuit wherein an integrating operation is performed on the basis of a received signal to create a carrier detection level Dit and the carrier detection level Dit is used to detect presence/non-presence of a carrier.例文帳に追加

受信信号に基づいて積分動作を行ってキャリア検出レベルＤｉｔを作成し、そのキャリア検出レベルＤｉｔを用いてキャリアの有無を検出するようにしたキャリア検出回路において、トランジスタを流れる電流を小さくすることによって発生する問題を生じることなく、チップ面積を縮小する。 - 特許庁

In this device, the number of commands from an MPU 11 can be reduced and the replacement of an IC chip 41 or the MPU 11 can be unnecessitated by connecting power source electrodes 14, 15 and pads 18, 19 with transparent wirings 33, 34 and using the voltage of a power source as signals of an H level/an L level in the case of changing the operation mode.例文帳に追加

電源電極１４、１５とパッド１８、１９を透明配線３３、３４で接続し、電源電圧を、Ｈレベル／Ｌレベルの信号として用いることで、ＭＰＵ１１からのコマンド数の低減と、動作モードを変更する場合に、ＩＣチップ４１またはＭＰＵ１１の交換を不要とする。 - 特許庁

A transparent or translucent vessel containing liquid 50 is irradiated with a parallel laser beam 41 of a longitudinal line type in which a direction perpendicular to a horizontal liquid level 51 is made longitudinal, with an angle to a plane surface perpendicular to a tangent parallel to the liquid level 51 at a point of incidence of a chip 20 surface of the vessel.例文帳に追加

水平液面５１に垂直な方向を縦方向とする縦長ライン状かつ平行のレーザ光４１を、液体５０の入った透明または半透明の容器に、容器のチップ２０表面の入射点で液面５１に平行な接線に垂直をなす平面に角度をもって照射している。 - 特許庁

In the COC type semiconductor mounted body, each of a first and a second electrode pads 1, 9 of a first semiconductor chip 2 and a second semiconductor chip 10 is disposed after being redesigned for re-wiring in the chip region to constitute each contact pad, and electrode formation at the semiconductor mounting process level is enabled corresponding to the electrode arrangement and number to improve the degree of freedom of the electrode formation.例文帳に追加

ＣＯＣ型の半導体実装体は、第１の半導体チップ２、第２の半導体チップ１０の第１，第２の電極パッド１，９は各々チップ領域内において再配線で引き回されて配置され、各コンタクトパッドを構成したものであり、個々の半導体チップの電極配置、数に対応させて半導体実装工程レベルで電極形成が可能になり、電極形成の自由度を向上させることができるものである。 - 特許庁

To provide a buffer circuit which does not have the constraint of level control or an increase of power consumption, does not need complicated capacity design and can accelerate signal transition without providing a resistance bringing about an increase of a chip area.例文帳に追加

レベル制御の制約や消費電力の増大が無く、困難な容量設計を必要とせず、また、チップ面積の拡大を招く抵抗を設けることなく、信号遷移を高速化することができるバッファ回路を提供する。 - 特許庁

To provide a design method of mask pattern that can be simply corrected without increasing a chip area so as not to deform a circuit pattern on a film for forming a surface layer side circuit due to a level difference of a substrate side circuit.例文帳に追加

表層側回路を形成する為の膜上の回路パターンが、基板側回路の段差に起因して変形しないように、チップ面積を増大させることなく、簡易に補正することが出来るマスクパターンの設計方法の提供。 - 特許庁

To provide an adhesive sheet for connecting a circuit member which satisfies adhesiveness to a semiconductor wafer, grindability of the rear surface of the wafer and embedding property at flip chip bonding all in a high level and to provide a method for manufacturing a semiconductor device.例文帳に追加

半導体ウエハへの貼付性、ウエハ裏面研削性及びフリップチップボンディング時の埋込性のすべてを高水準で満足する回路部材接続用接着剤シート、及び半導体装置の製造方法を提供すること。 - 特許庁

To surely reduce the power consumption of an external storage element even when a chip selection signal is fixed on a signal level that the external storage element is activated in the stand-by mode of a central processing unit(CPU).例文帳に追加

中央処理装置のスタンバイモード時に外部記憶素子がアクティブ状態となるような信号レベルにチップセレクト信号が固定されても、この外部記憶素子による消費電力を確実に低減することができるようにすること。 - 特許庁

In the power supply interruption circuit 30 of a semiconductor chip 10b, a P channel transistor P30 enters nonconductive state in response to the power supply interruption signal CUT of "H" level and disconnects an external pin PIN0 and a power supply terminal VCC electrically.例文帳に追加

半導体チップ１０ｂの電源遮断回路３０では、ＰチャネルトランジスタＰ３０が「Ｈ」レベルの電源遮断信号ＣＵＴに応じて非導通状態となり、外部ピンＰＩＮ０と電源端子ＶＣＣとを電気的に分離する。 - 特許庁

To provide a semiconductor device wherein heat dissipating performance is improved without obstructing high speed and high level integration of a semiconductor element which are achieved by SOI technique and obstructing miniaturization of a package which is achieved by flip chip mounting, and to provide a method for manufacturing the device.例文帳に追加

ＳＯＩ技術による半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させた半導体装置およびその製造方法を提供する。 - 特許庁

The test start control circuit 28a of the delay control circuit 14a outputs a second start signal Ss2 of an H level to a second chip C2 when the first count value Dc1 of a counter circuit 25a becomes equal to a test start value Ds.例文帳に追加

遅延制御回路１４ａの試験開始制御回路２８ａは、カウンタ回路２５ａの第１カウント値Ｄｃ１と試験開始値Ｄｓとが等しくなると、Ｈレベルの第２開始信号Ｓｓ２を第２チップＣ２に出力する。 - 特許庁

To integrate, as components, vertical wiring and rewiring subjected to structure formation as an additional process of a double-sided electrode package DFP and a wafer level chip size package WLCSP, and to further simplify a manufacturing process and to reduce its cost.例文帳に追加

両面電極パッケージDFPやウエハレベルチップサイズパッケージWLCSPの追加工程として構造形成される垂直配線や再配線を部品として集約させ、かつ、その際に、製造工程をより簡素化してコスト低減を実現する。 - 特許庁

During a monitor mode, reference potential lower than normal is supplied to a reception circuit to determine a logical level of a transmission signal, so that the process state of the semiconductor chip connected outside the semiconductor integrated circuit is detected.例文帳に追加

モニタモード中に、通常より低い参照電位を受信回路に供給して伝送信号の論理レベルを判定することで、半導体集積回路の外部に接続される半導体チップのプロセス状態を検出する。 - 特許庁

To prevent a sheet for radio identification label including an IC chip etc., from being damaged owing to abrasion and static electricity and to store the sheet member for radio identification level in a radio identification label generating device more efficiently.例文帳に追加

ＩＣチップ等を含む無線識別ラベル用シート部材において、磨耗や静電気による損傷を防止し、無線識別ラベル作成装置に収納する際に、この無線識別ラベル用シート部材をより効率的に収容する。 - 特許庁

The damascene structure of interconnecting multi-level coppers on an integrated circuit chip includes several line conductors which are on the integrated circuit and are separated by dielectric materials having quite low dielectric constant and high elastic modulus.例文帳に追加

集積回路チップ上のマルチレベル銅ダマシン相互接続構造は、集積回路上にあって、かなり低い誘電率とかなり高い弾性係数とを有する誘電体材料によって分離された複数のライン導体を含む。 - 特許庁

A large-seals LSI composed of blocks which are of chip level and connected together is divided into hierarchies independent of timing limitations, the state of delay optimization is analyzed among the blocks which are connected together, and delay optimization processing is carried out.例文帳に追加

チップレベルの複数のブロックが接続され構成された大規模ＬＳＩを、タイミング制約に左右されず階層分割し、接続関係のあるブロック同士で遅延最適化の状況を分析し、遅延最適化処理を行う。 - 特許庁

To form a flat layer for protecting the bump surface at the time of polishing the rear surface of a wafer arranged with high bumps at high density, e.g. when large solder balls are arranged at high density in recent wafer level chip size package.例文帳に追加

近年のウエハレベルチップサイズパッケージなどの大きなハンダボールが高密度で配列したような、高いバンプが高密度で配列したウエハを裏面研磨するときに、バンプ面を保護する層を平坦に形成することを課題とする。 - 特許庁

A first pad PAD1 is arranged on a path of a first signal S1, which has a voltage corresponding to a first level in an operation state of the semiconductor device 100 and is input from an external of the semiconductor device 100 to the semiconductor chip 2 and is output from the semiconductor chip 2 to the external of the semiconductor device 100.例文帳に追加

第１パッドＰＡＤ１は、半導体デバイス１００の動作状態において第１レベルに対応する電圧をとる第１信号Ｓ１であって、本半導体デバイス１００の外部から半導体チップ２へと入力され、または半導体チップ２から本半導体デバイス１００の外部へと出力される第１信号Ｓ１の経路上に設けられる。 - 特許庁

Color tone levels of defective portions on both the pick-up images are compared by a comparator 102 and it is determined that the defect is present on the flip-chip bonded surface if the color tone level on the pick-up image to the flip-chip bonded surface is higher than that on the pick-up image to the substrate backplane.例文帳に追加

上記両方の撮像画像に存在する欠陥部の色調レベルは比較部１０２によって比較され、フリップチップ接合面に対する撮像画像での色調レベルが基板裏面に対する撮像画像に対する撮像画像での色調レベルよりも高い場合に、該欠陥がフリップチップ接合面に存在するものであると判断される。 - 特許庁

In a spectrum communication system to maintain an initial transmission power level of a second transmitting/receiving stations being inactive, a first transmitting/receiving stations reversely diffuse by using a nonselective chip code associated with the specific spectrum diffusion signal from the second transmitting/receiving stations and measure a power level of the reversely diffused specific signal.例文帳に追加

非活性状態にある第２の送受信局の初期送信電力レベルを維持するスペクトラム通信システムにおいて、第１の送受信局が上記第２の送受信局からの特定のスペクトラム拡散信号に関連づけられた被選択チップ符号を用いて受信信号を逆拡散し、逆拡散ずみの上記特定の信号の電力レベルを測定する。 - 特許庁

In the spread spectrum communication system for maintaining an initial transmission power level of a non-active second transmitting-receiving station, a first transmitting-receiving station despreads a received signal by using a chip code to be selected associated with a specific spread spectrum signal from the second transmitting-receiving station and measures the power level of the despread specific signal.例文帳に追加

非活性状態にある第２の送受信局の初期送信電力レベルを維持するスペクトラム通信システムにおいて、第１の送受信局が上記第２の送受信局からの特定のスペクトラム拡散信号に関連づけられた被選択チップ符号を用いて受信信号を逆拡散し、逆拡散ずみの上記特定の信号の電力レベルを測定する。 - 特許庁

The level detecting electrode chip 13 for the electrode type level gauge is formed so that two to five pieces of punch bores 3 are symmetrically provided on a vinyl tube 5 to be dipped into polyaniline coating; dried one and a rod piece 4 with the all stainless steel screws of several mm-dia are dipped; and the dried one is assembled to be solidified by repeating dipping and heat drying a few times.例文帳に追加

本発明の電極式液面計用液面検出電極チップ１３はビニールチューブ５に対照的に２から５個のポンチ孔３を開け更にはポリアニリン塗料の中に浸漬けし乾燥したものと更には数ミリ¢の全ネジステンレスの棒片４を浸漬け乾燥したものを組み付け二三回浸漬け加熱乾燥を繰り返し固形化したものである。 - 特許庁

Despreading signals are generated according to the combination of each spread code of a spread code system outputted in order from a spread code system output part 202 by each chip period Tcp and the level decision result of the received signal Srf.例文帳に追加

また、チップ周期Ｔｃｐごとに拡散符号系列出力部２０２から順次出力される拡散符号系列の各拡散符号と、受信信号Ｓｒｆのレベル判定結果との組み合わせに応じて逆拡散信号が生成される。 - 特許庁

Here, circuits in a CCD multiline sensor 100 are provided on the same semiconductor chip, and time other than integration time is reduced to the utmost, without depending on an external controller 200 on the level decision of a monitor output and the gain setting of the multiplication circuit, as in the conventional practice.例文帳に追加

ここで、ＣＣＤマルチラインセンサ１００内の回路を同一半導体チップ上に設け、従来のようにモニタ出力のレベル判定や増倍回路のゲイン設定を外部制御装置２００に頼らず、積分時間以外の時間を最短にする。 - 特許庁

In a WLCSP (wafer level chip size package) (semiconductor device), bump balls 22 are provided on a mounting surface 21a of a silicon substrate 21 having an integrated circuit or the like formed thereon, and tip ends of the bump balls 22 in their projection direction form flat ground surfaces 23.例文帳に追加

本発明のＷＬＣＳＰ（半導体装置）は、集積回路等が形成されたシリコン基板２１の実装面２１ａにバンプボール２２を設け、このバンプボール２２の突出方向の先端部を平坦な研削面２３としたことを特徴とする。 - 特許庁

When it is detected that the print sheet 40 has been carried out of a security room, the information management device 2 reads the character string from the IC chip 3, and decides the confidential level of the print sheet 40, and performs a carriage-out management operation corresponding to the decision result.例文帳に追加

情報管理装置２は、印刷用紙４０のセキュリティルーム外への持出しが検出された場合に、ＩＣチップ３から文字列を読み出して、この印刷用紙４０の機密レベルを判定し、判定結果に応じた持出し管理動作を行う。 - 特許庁

When the computer is powered ON, a POST program is executed and in the setting which makes the security function effective, an RFID chip 33 holds Removal Detect Enable at high level and outputs it to the control side of an analog switch 67 and one input side of a NAND element 63.例文帳に追加

コンピュータの電源投入で、ＰＯＳＴプログラムが実行され、セキュリティ機能を有効にする設定で、ＲＦＩＤチップ３３は、Removal Detect Enableをハイレベルにしアナログスイッチ６７の制御側及びＮＡＮＤ素子６３の一方の入力側に出力する。 - 特許庁

An area through which wiring in the chip level can pass in an IP macro is calculated on the basis of the shape of the IP macro and positions of external terminals (step 42), and a wiring condition of this area is set (step 45) after shield wiring insertion processing (step 44).例文帳に追加

ＩＰマクロの形状、外部端子の位置に基づいてＩＰマクロ内にチップレベルの配線が通過可能な領域を算出し（ステップ４２）、シールド配線挿入処理（ステップ４４）後、その領域の配線条件を設定する（ステップ４５）。 - 特許庁

The luminance values of respective pixels in 1st and 2nd chip areas on the wafer surface are measured and the luminance of each pixel is derived as a relative light level value based upon the light levels 0 to 255 from the measured data.例文帳に追加

ウエハ表面の第１チップ領域及び第２チップ領域それぞれにおける各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出する。 - 特許庁

To provide a semiconductor device having such a structure as can deal with input/output of signals having different levels without wasting the features (low power consumption, small size, and the like) of a chip using a low level input/output signal.例文帳に追加

低いレベルの入出力信号を使用するチップの特性（低消費電力型であることや小型であるといった特性）を無駄にすることなく、異なるレベルの信号の入出力に対応し得る構造の半導体装置を提供する。 - 特許庁

The invention provides a secure transfer of registry information and setting information of consumer details over the communication network and also provide a light weight security with better performance in comparison to the lower layer chip level security provided by 2G, 3G or 4G applications.例文帳に追加

通信ネットワーク上で、消費者の詳細な登録情報及び設定情報を安全に転送し、２Ｇ、３Ｇ又は４Ｇ向けのアプリケーションによって得られる下位層のチップレベルのセキュリティより性能が優れた軽量セキュリティを提供する。 - 特許庁

To provide a semiconductor device in which, during a test operation, a voltage different from that during a normal operation is supplied to an internal power supply line, and in which a normal voltage, such as a precharge potential or the like, is stably supplied while suppressing an increase in chip area to a minimum level.例文帳に追加

テスト動作時において通常動作時とは異なる電圧が内部電源配線に供給される半導体装置において、チップ面積の増大を最小限に抑制しつつ、プリチャージ電位などの通常電圧を安定供給する。 - 特許庁

In this method, since the STM chip can be moved to an accuracy of one nm, the two-dimensional array of the quantum dots in the period of several tens of um, that is, the short period of the same level as the size of the quantum dots is possible, whereby the quantum dots of a high density are obtained.例文帳に追加

本方法では、ＳＴＭチップをｎｍの精度で移動できるので、数１０ｎｍ、すなわち量子ドットのサイズと同程度の短周期での２次元配列が可能であり、よって高密度の量子ドットが得られるという特徴を有する。 - 特許庁

To provide a method by which reaction is conducted with high efficiency only by simple one-pack liquid transfer, without requiring high-level liquid transfer control or a quantification mechanism, when the reaction required to be started at a prescribed temperature is conducted by using a micro fluid chip.例文帳に追加

所定温度で開始されることが必要な反応を、マイクロ流体チップを用いて実施する際、高度な送液制御や定量化機構を必要とせずに、簡便な１液の送液のみで高効率な反応を可能とする方法を提供する。 - 特許庁

The photosensor comprises a semiconductor chip having a light receiving part and for performing photoelectric conversion, and an interference filter arranged in an optical path of incident light on the light receiving part, and outputs an electric signal of a level corresponding to light incident on the light receiving part.例文帳に追加

本発明のフォトセンサは、受光部を有すると共に光電変換を行う半導体チップと、受光部への入射光の光路に配置された干渉フィルタとを備え、受光部へ入射する光に応じたレベルの電気信号を出力する。 - 特許庁

Moreover, on the liquid crystal display panel 110, a single integrated driving chip 180 including a controller part 182, a memory part 183, a level shifting part 184, a source driving part 185, a common voltage generating part 186 and a DC/DC converter 187 is mounted.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁

The setting of an autorefreshing command REF is decided only by the logical level combination of a plurality of control pins (chip selecting signal/CS, function signal FN, and power-down signal/PD) at the input timing of a first command.例文帳に追加

オートリフレッシュコマンドＲＥＦの設定を、第１コマンドの入力タイミングにおける複数の制御ピン（チップセレクト信号／ＣＳ、ファンクション信号ＦＮ、パワーダウン信号／ＰＤ）の論理レベルの組み合わせのみによって決定することを特徴としている。 - 特許庁

An image sensor use chip CP has a solid-state image pickup element 10 adopting a pixel configuration of 3888×2192 pixels as a whole for setting a black level reference part in order to ensure the optical black in addition to number of pixels that is 4-times of those of an image pickup device adopting the High-Vision system.例文帳に追加

イメージセンサ用チップＣＰは、ハイビジョン方式の撮像装置の４倍の画素数に加えて、光学ブラックを確保するために黒レベル基準部分を設定し、全体として3888×2192の画素構成とされた固体撮像素子１０を有する。 - 特許庁

To provide a method of manufacturing an array type semiconductor device at the wafer level wherein a conductive paste is applied to both ends of a semiconductor chip to form electrodes instead of bonding a metal plate to the first principal plane of a semiconductor wafer.例文帳に追加

半導体ウェハの第一主面に金属板を接着させることなく半導体チップの両端に導電性ペーストを塗布する事によって電極を設置し、アレイ型半導体装置をウェハレベルで製造する方法を提供すること。 - 特許庁

The size of the carbonaceous material 30 having a function for recording information in such a way can be controlled by adjusting the level or the time of voltage applied between the cantilever chip 50 and the conductive film 20.例文帳に追加

このようにして情報を記録する機能を有する炭素含有物質３０の大きさは、カンチレバーチップ５０と導電体膜２０との間に印加する電圧のレベルまたは印加時間を調節することによって制御することが可能である。 - 特許庁

To provide an equipment and method of pasting a tape on a semiconductor wafer, which can keep the adhesion between the tape and the semiconductor wafer at a sufficient level and can suppress separation of a semiconductor chip or semiconductor device from the tape.例文帳に追加

テープと半導体ウエハとの接着力を十分維持することができ、また、半導体チップあるいは半導体装置のテープからの剥がれを低減することが可能な半導体ウエハのテープ貼り付け装置およびその貼り付け方法を提供する。 - 特許庁

To realize the manufacturing method of a semiconductor device collectively forming a re-wiring circuit on a wafer, performing wire bonding, thereafter performing dicing, and dividing each chip into pieces before dividing the semiconductor wafer into the chips for the low cost of a wafer level package.例文帳に追加

ウェハーレベルパッケージの低コストのため、半導体ウェハーをチップに分割する前に、ウェハー上で一括して、再配線用回路を形成し、ワイヤーボンドし、その後にダイシングして、各チップを個片化する、半導体装置の製造方法を実現する。 - 特許庁

Moreover, on the liquid crystal display panel 110, a single corporate driving chip 180 including a controller part 182, a memory part 183, a level shifting part 184, a source driving part 185, a common voltage generating part 186, and a DC-DC converter 187 is mounted.例文帳に追加

また、前記液晶表示パネル１１０上にはコントローラ部１８２、メモリ部１８３、レベルシフト部１８４、ソース駆動部１８５、共通電圧発生部１８６及びＤＣ／ＤＣコンバータ１８７を含む一つの統合駆動チップ１８０が装着される。 - 特許庁