| 例文 |
CPU clockの部分一致の例文一覧と使い方
該当件数 : 659件
A USB control module 25 of the device 20 gives a command on communication speed in a PHS to a communication module 23 while it gives a command on clock speed to a CPU management module 26, so that electric power consumption in the device 20 is equal to or less than a power value equating to the maximum power value in a permitted configuration.例文帳に追加
デバイス20のUSB制御モジュール25は、デバイス20における消費電力が、許可されたコンフィギュレーションにおけるMaxPower値に相当する電力値以下の消費電力となるよう、且つ通信制御モジュール23に対してはPHSにおける通信速度を、CPU管理モジュール26に対してはクロック速度を指令する。 - 特許庁
The random number generation means is constituted of a frequency divider 19 for dividing a clock supplied by the oscillation source, a controller (main CPU 11) for selecting a division ratio by a result calculated from an optional numerical value irregularly supplied from the outside and supplying it to the frequency divider 19 and a random number counter 15 for counting frequency divider output 19.例文帳に追加
乱数生成手段は、発振源により供給されるクロックを分周する分周器19と、外部から不定期に与えられる任意の数値から算出した結果で分周比を選択して分周器19へ供給する制御装置(主CPU11)と、分周器出力19をカウントする乱数カウンタ15で構成される。 - 特許庁
The CPU 70a corrects the tentative ultraviolet amount set based on information representing the time taken from a clock circuit 61, a signal representing operation of a wiper taken from a body ECU 62, a detected value of a solar radiation amount taken from a solar radiation sensor 3, and information representing the latitude and longitude taken from a GPS 60, and obtains the ultraviolet amount.例文帳に追加
そしてCPU70aは、時計回路61から取り込んだ時刻を示す情報、ボディーECU62から取り込んだワイパの作動を示す信号、日射センサ3から取り込んだ日射量の検出値、及びGPS60から取り込んだ緯度・経度を示す情報に基づいて、設定した仮紫外線量を補正し、紫外線量を求める。 - 特許庁
Then the CPU 11 transmits the image data stored in the off-ramp image storage area of the image storage section 15 to the destination designated by the communication information stored in the communication information storage area of the information storage section 14 via a PSTN 3, in response to the current time denoted by a clock part 25 reached the preset transmitting time.例文帳に追加
そしてCPU11は、時計部25が示す現在時刻が予め設定された送信時刻となったことに応じて、画像データを画像記憶部15のオフランプ画像記憶領域に格納されている画像データを、情報記憶部14の通信情報記憶領域に格納されている通信情報に基づいて指定された送信先へとPSTN3を介して送信する。 - 特許庁
In the loop playback processing in one playback processing task, the CPU 12 outputs each sample after a beat point sample to be a readout position to a sound system 19 one by one in synchronization with a clock signal while shifting the readout position of the sample to a rear beat point sample in sound waveform data every time a beat signal is generated by a beat signal generation part 15.例文帳に追加
1つの再生処理タスクにおけるループ再生処理において、CPU12は、拍信号発生部15が拍信号を発生するたびに、サンプルの読み出し位置をその音波形データにおける後方の拍点サンプルへとシフトしつつ、読み出し位置となった拍点サンプル以後のサンプルの各々をクロック信号と同期してサウンドシステム19へ1つずつ出力する。 - 特許庁
A CPU 90 sets a target value of an output voltage of the transformation section 82 in accordance with the setting information input from a setting information acquisition circuit 98, outputs a first on/off signal and a second on/off signal to each of the switches 78, 80 in accordance with the set target value, and sets the pulse width of a driving clock output from the pulse width modulation section 96.例文帳に追加
CPU90は、設定情報取得回路98から入力される設定情報に応じて、変圧部82の出力電圧の目標値を設定し、設定した目標値に応じて、第1のオン/オフ信号及び第2のオン/オフ信号をスイッチ78,80に対してそれぞれ出力するとともに、パルス幅変調部96が出力する駆動クロックのパルス幅を設定する。 - 特許庁
A disk reproducing device for reproducing a disk in which data are recorded under CLV control comprises a CLV control part for performing CLV control, a speed comparator 2 for performing CAV control, a reference clock generation part 3, a change-over switch 4 for switching the CLV control and the CAV control, and a CPU 6 for performing the setting of a switching point of the change-over switch 4 and switching control.例文帳に追加
CLV制御にてデータが記録されたディスクを再生するディスク再生装置であり、CLV制御を行うCLV制御部1と、CAV制御を行う速度比較器2及び基準クロック発生部3と、CLV制御とCAV制御とを切り換える切換スイッチ4と、切換スイッチ4の切り換えポイントの設定と切り換え制御とを行うCPU6とを有する。 - 特許庁
An EEPROM of the microcomputer stores oscillation period data, which vary with the temperature, of the CR oscillation circuit a CPU reads data stored in the EEPROM, depending on the temperature detected by a temperature detection circuit (steps S2, S3), and sets a determined multiple value to a DPLL circuit (steps S4, S5) to correct the oscillation frequency of a multiple clock signal.例文帳に追加
マイクロコンピュータのEEPROMに、温度により変動するCR発振回路の発振周期データを記憶しておき、CPUは、温度検出回路によって検出される温度に応じてEEPROMに記憶されているデータを読み出し(ステップS2,S3)、決定した逓倍値をDPLL回路に設定することで(ステップS4,S5)逓倍クロック信号の発振周波数を補正する。 - 特許庁
This semiconductor integrated circuit device is provided with a photodetecting circuit 1 for outputting a detection signal 4 including a photosensor and an operation control circuit 2 comprising an AND-gate for controlling the supply and stop of supply of a clock signal 5 to a CPU 3 according to the output signal from the photodetecting circuit 1.例文帳に追加
フォトセンサを含み、検出信号4(外部よりの入射光が検出されたときは、ハイレベルの光検出信号、外部よりの入射光が検出されないときは、ロウレベルの光非検出信号)を出力する光検出回路1と、該光検出回路1よりの出力信号に応じて、CPU3へのクロック信号5の供給・供給停止を制御するアンドゲートから成る動作制御回路2とを含んで構成される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|