「CPU clock」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

When a BCH is detected, the CPU 11 of each client terminal corrects a reference clock time based on the reference clock time information of the management terminal 1 which is added on to the BCH (S51).例文帳に追加

ＢＣＨを検出した場合は、各クライアント端末のＣＰＵ１１はＢＣＨ中に付加されている管理端末１の基準時刻情報に基づいて基準時刻の補正を実施する（Ｓ５１）。 - 特許庁

The monitor circuit 182 is used to output starting signals to the CPU 151 based on the variation of the output state of second clock signals output from the second clock circuit 181.例文帳に追加

監視回路１８２は、第２クロック回路１８１から出力される第２クロック信号の出力状態の変化に基づき、ＣＰＵ１５１に対して開始信号を出力するようになっている。 - 特許庁

To immediately start-up of a CPU of a microcomputer by detecting stability of a clock, for example, that a clock from an oscillation circuit is stabilized to have such pulse width that a microcomputer can be normally operated.例文帳に追加

クロックの安定を検知して、例えば発振回路からのクロックが、マイコンが正常に動作することができるパルス幅に安定したことを検知して、即時にマイコンのＣＰＵを立ち上げることを可能にする。 - 特許庁

The power management means 47 supplies, upon receiving a lock release signal from the lock control part 26, general power to each part, and returns the operation clock of the CPU to a general operation clock.例文帳に追加

ロック制御部２６からロック解除信号を受信すると、電力管理手段４７は各部に通常の電力を供給するとともにＣＰＵの動作クロックを通常の動作クロックに戻す。 - 特許庁

The liquid crystal CPU 501 instructs the clock generator 505 to change the clock frequency to the first frequency F1 from the second frequency F2 at a previously set prescribed timing.例文帳に追加

また、液晶制御ＣＰＵ５０１は、予め設定された所定タイミングで、クロックジェネレータ５０５に対して、第２周波数Ｆ２から第１周波数Ｆ１にクロック周波数を変更する旨の指示を行う。 - 特許庁

The multilayer system executes starting of the other secondary masters 1 by means of one primary master 1 such as a CPU or the like, in which clock signals are always supplied from a clock generator 4.例文帳に追加

本発明にかかるマルチレイヤシステムは、クロックジェネレータ４からクロック信号が常時供給されるＣＰＵ等の第１のマスタ１によって、他の第２のマスタ１を起動する場合の処理に特徴を有する。 - 特許庁

This system comprises a clock switching circuit 6 for switching the frequency of the clock supplied to a UART 7 between the software stop mode state and the usual operating state of a CPU core part 2.例文帳に追加

ＣＰＵコア部２がソフトウェアストップモード状態にある場合と通常動作状態にある場合とで、ＵＡＲＴ７に供給するクロックの周波数を切り替えるクロック切り替え回路６を具備する。 - 特許庁

The clock supply control circuit 50 controls to stop the supply of the clock to the second debug module, when the break mode signal 114 indicates that the CPU is under the break mode.例文帳に追加

クロック供給制御回路５０は、前記ブレークモード信号１１４がＣＰＵがブレーク状態であることを示している場合には第２のデバッグモジュールへのクロックの供給を停止するよう制御する。 - 特許庁

Relating to the two information processors for data communication, a CPU 1 corrects clock data of one's own clock device 7 based on correct clock data which are received from the other one through communication equipment 4 and corrects updating date data (time stamp) which are stored in a storage device 6 based on the corrected clock data.例文帳に追加

データ通信を行う２つの情報処理装置において、ＣＰＵ１は、通信装置４を介して他方から受信した正しい時計データに基づいて、自己の計時装置７の時計データを修正し、この修正時計データに基づいて記憶装置６に記憶されている更新日時データ（タイムスタンプ）を修正する。 - 特許庁

A CPU waits for a predetermined time (e.g. 5. 6 ms) while writing to a flash EEPROM 2 is performed by a control logic 61 (a page load), during which time it controls a CR clock dividing circuit 72 and shifts an operation clock from a high speed operation clock to a low speed operation clock of a lower frequency.例文帳に追加

ＣＰＵ３はコントロールロジック６１によってフラッシュＥＥＰＲＯＭ２への書込みが行われている間（ページロード）の所定時間（例えば５．６ｍｓ）の間ウェイトし、このウェイトの間ＣＲクロック分周回路７２を制御して動作クロックをそれまでの高速動作クロックからそれより周波数の低い低速動作クロックに切り換える。 - 特許庁

Furthermore, the main signal component is extracted from the electric signal and outputted to the CPU 25, and a clock is extracted from the electrical signal and information, denoting whether synchronization is taken, is outputted to the CPU 25.例文帳に追加

更に、電気信号から主信号成分が抽出されＣＰＵ２５に出力され、また電気信号からクロックを抽出し、同期が取れたか否かの情報がＣＰＵ２５に出力される。 - 特許庁

A timing generating circuit 124 generates a clock timing receivable by a CPU at a post stage (not shown) and gives data read in this timing from the FIFO memory in the older order to the CPU.例文帳に追加

タイミング生成回路１２４は、後段の図示しないＣＰＵが受信できるクロックタイミングを生成してＦＩＦＯメモリ１２３から古い順にこのタイミングで読み出されたデータをＣＰＵ側に送出する。 - 特許庁

The timer circuit dispenses with the output of the transformer driving clock signal from a CPU (ASIC), thereby the number of ports of the CPU (ASIC) is reduced, and an inexpensive circuit configuration is obtained.例文帳に追加

上記タイマ回路を設けることにより、ＣＰＵ（ＡＳＩＣ）からトランス駆動クロック信号を出力する必要がなくなるため、ＣＰＵ（ＡＳＩＣ）のポート数を削減し安価な回路構成とすることができる。 - 特許庁

This image forming device uses a distributed control system, measures a prescribed time interval, using a CPU built-in clock oscillator, in each CPU, and performs a cooperative operation.例文帳に追加

本画像形成装置は、分散制御システムを利用するとともに、各ＣＰＵにおいて、それぞれに内蔵されたクロック発振器を用いて所定の時間間隔を計測し、協調して動作を実行させる。 - 特許庁

This microcomputer having the on-chip debug function includes a CPU 20 for outputting a break mode signal 114 indicating whether a state of the CPU is a break mode or not, the first debug module 30, the second debug module 40 with a clock supplied by a clock line different from that of the first debug module, and a clock supply control circuit 50.例文帳に追加

オンチップデバッグ機能を有するマイクロコンピュータであって、ＣＰＵの状態がブレークモードであるか否かを示すブレークモード信号１１４を出力するＣＰＵ２０と、第１のデバッグモジュール３０と、第１のデバッグモジュールとは異なるクロックラインでクロックが供給される第２のデバッグモジュール４０と、クロック供給制御回路５０と、を含む。 - 特許庁

This storage device has a CPU 110 for executing control on read/write of data to a magnetic disk 21, a PLL circuit 11 for generating a clock signal of a plurality of frequencies, and an OR circuit 104 for selecting a frequency of a clock signal to be supplied to the CPU 110 from the plurality of frequencies according to a control object of the CPU 110.例文帳に追加

磁気ディスク２１へのデータのリード／ライトに関する制御を行うＣＰＵ１１０と、複数の周波数のクロック信号を生成するＰＬＬ回路１１と、ＣＰＵ１１０の制御対象に応じて、該ＣＰＵ１１０へ供給すべきクロック信号の周波数を、複数の周波数の中から選択するオア回路１０４とを備えている。 - 特許庁

A semiconductor device is provided with a CPU 1, an address decoder 3 for decoding an address signal from the CPU 1, and outputting an address region specific signal, a frequency-divider 7, and a selecting circuit for selecting which of a reference clock signal and a frequency-divided clock signal should be inputted to the CPU 1 according to the address region specific signal.例文帳に追加

半導体装置において、ＣＰＵ１と、ＣＰＵ１からのアドレス信号をデコードしてアドレス領域特定信号を出力するアドレスデコーダ３と、分周器７と、アドレス領域特定信号に応じて、基準クロック信号または分周されたクロック信号のいずれをＣＰＵ１に入力するかを選定する選定回路とを備える。 - 特許庁

To provide an on-board rewriting device which can executes a loader program fast and shorten a rewriting time by switching the execution clock of a CPU to an externally supplied high-speed clock when the on-board rewriting of a nonvolatile memory built-in microcontroller mounted on a set is performed.例文帳に追加

セットに実装された不揮発性メモリ内蔵マイクロコントローラのオンボード書き換え時にCPUの実行クロックを外部から供給する高速クロックに切り替えることにより、高速にローダプログラムを実行し、書き換え時間を短縮することのできるオンボード書き換え装置を提供する。 - 特許庁

When the VBUS line is turned to H, a CPU 50 allows a clock oscillation/control circuit 66 to increase clock frequency, turns a sleep mode to an operation mode and starts clock supply to an SIE circuit 46 and an EPC circuit 48 to prepare USB communication.例文帳に追加

ＶＢＵＳ線がＨに変化したとき、ＣＰＵ５０は、クロック発振・制御回路６６にクロック周波数を上げさせ、スリープモードから動作モードへ移行し、ＳＩＥ回路４６及びＥＰＣ回路４８へのクロック供給を開始し、ＵＳＢ通信を準備する。 - 特許庁

A frequency deviation estimate circuit 10 uses a fast speed system clock with high precision for a signal receiving period to detect a frequency deviation Δf of a clock signal for a clock and a τ estimate circuit 51 of a CPU 50 obtains a timing correction amount τ on the basis of the result of detection.例文帳に追加

周波数偏差推定回路１０が、受信区間において高速かつ高精度なシステムクロックを用いて時計用クロックの周波数偏差Δｆを検出しておき、ＣＰＵ５０のτ推定回路５１が上記検出結果からタイミング補正量τを求める。 - 特許庁

Further, since a value of a clock frequency division ratio generated on the simulation model 31 side is made to be taken into the clock controller 50 simultaneously with access to a slave model 32 from the CPU 41, a simulation method having extremely small overhead for clock control (adjustment) can be achieved.例文帳に追加

更に、シミュレーションモデル３１側で生成されたクロック分周比の値を、ＣＰＵ４１からスレーブモデル３２へのアクセスと同時に、クロックコントローラ５０内に取り込むようにしたので、クロック制御（調整）のためのオーバヘッドが極めて少ないシミュレーション方法を実現できる。 - 特許庁

The semiconductor device constituted of combining plural circuit blocks and provided with a CPU 11 and a clock supply circuit 12 for supplying plural clock signals for driving these circuit blocks is provided also with a clock control circuit 19 for stopping the supply of a clock signal not to be used for all circuit blocks out of plural clock signals from the circuit 12.例文帳に追加

ＣＰＵ１１を備えると共に複数の回路ブロックを組み合わせて構成され、回路ブロックを動作させる複数のクロック信号を供給するクロック供給回路１２を有する半導体装置において、複数のクロック信号の中の全回路ブロックで使用されないクロック信号は、クロック供給回路１２からの供給を停止するクロック制御回路１９を有する。 - 特許庁

The output timing of a clamp pulse CP, a sample-and-hold pulse SH, and a reset gate clock RG from an output timing circuit 40, are controlled by a CPU 27.例文帳に追加

クランプパルスＣＰ、サンプルホールドパルスＳＨ、リセットゲートクロックＲＧの出力タイミング回路４０からの出力タイミングをＣＰＵ２７で制御する。 - 特許庁

A CMOS sensor 16 is made to output a clock signal and a composite synchronous signal the same is frequency as a quartz oscillator 35 to a CPU 33.例文帳に追加

ＣＭＯＳセンサ１６は、水晶振動子３５の周波数と同じクロック信号と複合同期信号とがＣＰＵ３３に出力される。 - 特許庁

The CPU 81 counts the reference clock of the quarts oscillator 82, and time data (year, month, date, hour, minute, second) is formed in a time counter 81a.例文帳に追加

ＣＰＵ８１は水晶振動子８２の基準クロックを計数し、時刻カウンタ８１ａには時刻データ（年月日時分秒）が形成される。 - 特許庁

The frequency of the clock signal inputted to the CPU 40 can therefore be varied without interrupting the execution of the computer program for communication.例文帳に追加

したがって、通信用コンピュータプログラムの実行を中断することなく、ＣＰＵ４０に入力されるクロック信号の周波数を変更できる。 - 特許庁

Besides, the clock of a CPU is counted and for each fixed step signal, a code showing the fixed step signal and an execution address are written in the trace memory 12.例文帳に追加

又ＣＰＵのクロックを計数して一定のステップ信号毎に一定ステップ信号を示す符号と実行アドレスをトレースメモリ１２に書込む。 - 特許庁

A switch 27 is controlled its opening/closing by a control signal from a CPU 22, and controls supply of a clock signal to a digital amplifier IC 28.例文帳に追加

スイッチ２７は、ＣＰＵ２２からの制御信号により開閉を制御され、デジタルアンプＩＣ２８へのクロック信号の供給を制御する。 - 特許庁

When the STOP instruction is executed, a CPU 1 outputs a STOP signal, and outputs a STOP2 signal one clock cycle behind this.例文帳に追加

ＣＰＵ１はＳＴＯＰ命令実行時に、ＳＴＯＰ信号を出力し、これに１クロックサイクル遅れてＳＴＯＰ２信号を出力する。 - 特許庁

A CPU 11 takes in the head information in synchronism with the transfer clock from the ROM 51 through the S/P 152 and stores it in an EEPROM 21.例文帳に追加

ＣＰＵ１１はＳ／Ｐ１５２を介してヘッド情報をＲＯＭ５１から転送クロックに同期して取り込み、ＥＥＰＲＯＭ２１に格納する。 - 特許庁

A CPU package 11 includes a plurality of logical processors 61, 63, 65, and 67 capable of performing clock boosting temporarily under predetermined conditions.例文帳に追加

ＣＰＵパッケージ１１は所定の条件に基づいて一時的にクロック・ブーストが可能な複数の論理プロセッサ６１、６３、６５、６７を備える。 - 特許庁

To vary the frequency of a clock signal inputted to a CPU without interrupting a computer program for communication.例文帳に追加

無線端末において、通信用コンピュータプログラムの実行を中断することなく、ＣＰＵに入力されるクロック信号の周波数を変更する。 - 特許庁

To provide a timer circuit which controls a counter operation in accordance with a variance in a clock frequency without the involvement of a microprocessor (CPU).例文帳に追加

マイクロプロセッサ（ＣＰＵ）が関与することなく、クロック周波数の変動に伴なってカウンタ動作を制御できるタイマ回路を提供することにある。 - 特許庁

A memory clock setting function 161 acquires the band of a memory bus 21, and acquires the total band of a CPU bus 20 and the I/O buses 22 (a, b).例文帳に追加

メモリクロック設定機能１６１は，メモリバス２１の帯域を取得し，ＣＰＵバス２０とＩ／Ｏバス２２（ａ，ｂ）との合計帯域を取得する。 - 特許庁

A CPU 4 and peripheral circuits 5 and 6 constituting a microcomputer 1 operate on the basis of a system clock outputted from a 1st oscillation circuit 2.例文帳に追加

マイクロコンピュータ１を構成するＣＰＵ４、周辺回路５，６は第１の発振回路２から出力されるシステムクロックに基づいて動作する。 - 特許庁

An oscillator 930 generates a clock signal with a prescribed frequency and a counter IC 931 counts the random numbers used for the control pertaining to the games in a CPU 56 for controlling the games based on the clock signal.例文帳に追加

発振器９３０は、所定周波数のクロック信号を発生し、カウンタＩＣ９３１は、クロック信号にもとづいて、遊技制御用のＣＰＵ５６における遊技に関わる制御に用いられる乱数値をカウントする。 - 特許庁

In the power saving mode, a power saving operation transition signal 16 is supplied to the display controller 10 from the CPU 2 and a clock switching signal 13 is supplied to the clock controlling circuit 8 from the display controller 10.例文帳に追加

省電力モード時には、ＣＰＵ２から表示コントローラ１０に省電力動作移行信号１６が供給され、表示用コントローラ１０からクロック切り替え信号１３がクロック制御回路８に供給される。 - 特許庁

A CPU controls an actuator for engine control based on the multiplication clock and corrects a generation interval or a control value of the multiplication clock according to remainder amount generated when a division of the integral multiple of the pulse interval is performed.例文帳に追加

ＣＰＵは、逓倍クロックに基づきエンジン制御用アクチュエータを制御するとともに、パルス間隔の整数倍の除算を行う際に生じる余り分に応じて逓倍クロックの発生間隔または制御値を補正する。 - 特許庁

A CPU 910 detects mode setting information added to an instruction code, and outputs a clock control signal and a source voltage control signal to a clock control part 916 and a source voltage control part 917, respectively.例文帳に追加

ＣＰＵ９１０は命令コードに付加されたモード設定情報を検出し、クロック制御部９１６および電源電圧制御部９１７にクロック制御信号および電源電圧制御信号を出力する。 - 特許庁

While the CPU 1 performs a processing in which the watch dog monitoring pulses cannot be outputted, the clock signals outputted from the clock generating part 4 are passed through the tri-state output buffer 5 and inputted into the watch dog timer IC 2.例文帳に追加

ウォッチドッグ監視パルスを出力できない処理をＣＰＵ１が行っている間、クロック発生部４から出力されるクロック信号がトライステート出力バッファ５を通過してウォッチドッグタイマＩＣ２に入力される。 - 特許庁

An oscillator 930 generates a clock signal with a prescribed frequency and a counter IC 931 counts the random numbers used for control pertaining to games in a CPU 56 for game control from the clock signal.例文帳に追加

発振器９３０は、所定周波数のクロック信号を発生し、カウンタＩＣ９３１は、クロック信号にもとづいて、遊技制御用のＣＰＵ５６における遊技に関わる制御に用いられる乱数値をカウントする。 - 特許庁

A CPU 4 judges, upon receiving data, from which interface the data are received, and when the data are received from a higher speed interface, a dynamic clock of a higher frequency is set by a clock control circuit 8.例文帳に追加

ＣＰＵ４は、データを受信すると、どのインターフェースから受信しているか判定し、より高速なインターフェースから受信している場合には、より高周波数の動作クロックを、クロック制御回路８により設定する。 - 特許庁

The CPU 9 calculates the positional deviation in printing in a main and sub scanning directions, calculates the frequency of a clock to be outputted from a clock generator circuit 5 and laser scanning start timing and sets the values in the circuit 5.例文帳に追加

ＣＰＵ９は主副走査方向の印字位置ずれ量を算出し、クロックジェネレータ回路５から出力すべきクロックの周波数とレーザ走査開始タイミングを算出し、それらの値をクロックジェネレータ回路５に設定する。 - 特許庁

Based on the clock pulse inputted from the oscillator circuit 3, the controller 2 generates a driving clock pulse of a frequency according to the process speed data SEL inputted from a CPU 5 and supplies it to the CCD 26.例文帳に追加

コントローラ２は、発振回路３から入力された基準クロックパルスに基づいて、ＣＰＵ５から入力されたプロセス速度データＳＥＬに応じた周波数の駆動クロックパルスを作成してＣＣＤ２６に供給する。 - 特許庁

Then when a processing command is received in selected application environment, a multiplying circuit 27 multiplies a supplied external clock by the set magnification to generate an internal clock signal and a CPU 21 processes the received command on the basis of the newly supplied internal clock signal.例文帳に追加

その後、選択アプリケーション環境下での処理コマンドを受信すると、逓倍回路２７では供給される外部クロック信号を設定された倍率で逓倍して内部クロック信号を生成し、ＣＰＵ２１は新たに供給された内部クロック信号に基づいて、受信コマンドの処理を実行する。 - 特許庁