「CPU clock」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In this abnormal oscillation detection circuit in a multiple system configuration of a CPU board, a counter of a self-system is operated by a clock of the other system, and likewise, a counter of the other system is operated by a clock of the self-system to thereby detect abnormal oscillation of mutual clocks.例文帳に追加

ＣＰＵボードの多重系構成における異常発振検出回路において、自系のカウンタを他系のクロックで動作させ、同様に他系のカウンタを自系のクロックで動作させることにより、相互のクロックの異常発振検出を可能にすることを特徴とする。 - 特許庁

The liquid crystal control CPU 501 instructs the clock generator 505 to change a clock frequency to a second frequency F2 from a first frequency F1 when a drawn result obtained in accordance with a prize winning of a play ball satisfies a previously set prescribed condition.例文帳に追加

液晶制御ＣＰＵ５０１は、遊技球の入賞に応じて行われる抽選結果が、予め設定された所定条件を満たす場合に、クロックジェネレータ５０５に対して、第１周波数Ｆ１から第２周波数Ｆ２にクロック周波数を変更する旨の指示を行う。 - 特許庁

A CLK (clock)/power supply control circuit 9 performs an operation switching a clock frequency from a high frequency to a low frequency when the comparison in the circuit 8 indicates the temperature of the CPU 1 becomes higher and next switches a power supply voltage from a high voltage to a low voltage when a timer 12 counts up.例文帳に追加

ＣＬＫ／電源制御回路９は、比較回路８の比較結果が、ＣＰＵ１の温度が大になった時、クロック周波数を高周波から低周波に切り換える動作を行い、次いで、タイマ１２がカウントアップした時点で電源電圧を高電圧から低電圧に切り換える。 - 特許庁

A local CPU 11 changes the clock signal of clock generation circuits 22-25, thus changing the data processing speed of a MAC 12, a PLCP 13, an AD/DA circuit 14, and an RF circuit 15 according to the transmission speed of the data to be transmitted and received being determined by the state of radio waves, or the like.例文帳に追加

ローカルＣＰＵ１１は、電波状態等で決定される送受信するデータの伝送速度に応じてＭＡＣ１２、ＰＬＣＰ１３、ＡＤ／ＤＡ回路１４、ＲＦ回路１５のデータ処理速度を、クロック発生回路２２〜２５のクロック信号を変えることで変更する。 - 特許庁

A CPU 44 outputs a clock signal SYSCLK to a judging part 220 within a period of a first operation mode, and on the other hand, does not output the clock signal SYSCLK to the judging part 220 within a period of a second operation mode for suppressing power consumption more than in the first operation mode.例文帳に追加

ＣＰＵ４４は、第１の動作モードの期間内に判定部２２０にクロック信号ＳＹＳＣＬＫを出力する一方、第１の動作モードよりも電力の消費を抑制する第２の動作モードの期間内に判定部２２０にクロック信号ＳＹＳＣＬＫを出力しない。 - 特許庁

After operated at a high frequency clock, transmitting tire internal information acquired in the pressure sensor 24 and the temperature sensor 25 to an external receiving device at constant time intervals and transmitting the tire internal information, the CPU 21 is operated at a low frequency clock until a constant time interval passes.例文帳に追加

また、高周波数クロックで動作して、圧力センサ２４と温度センサ２５で取得したタイヤ内情報を外部受信装置に一定の時間間隔で発信し、タイヤ内情報を発信した後、一定の時間間隔が経過するまで低周波数クロックで動作する。 - 特許庁

The image forming apparatus is provided with a means for setting the clock frequency of the operational clock of a CPU (central processing unit) constituting the image forming apparatus depending on the connecting situation of an optional unit for expanding the function with respect to the image forming apparatus.例文帳に追加

当該画像形成装置を構成するＣＰＵ（中央処理装置）の動作クロックのクロック周波数を、当該画像形成装置に対する機能拡張用オプション装置の接続状況に応じて設定するクロック周波数設定手段を備えることを特徴とする画像形成装置。 - 特許庁

A CPU 11 discriminates a maximum value and a minimum value in the signal row input from the converter 10 at every operation clock of the CPU 11, holds and updates the values, and outputs a value obtained by subtracting the minimum value from the maximum value as a high-frequency detection voltage at the fixed time interval.例文帳に追加

ＣＰＵ１１は、Ａ／Ｄ変換器１０から入力された信号列の最大値・最小値をＣＰＵ１１の動作クロック毎に判別し、保持更新して所定の時間間隔内で最大値から最小値を差し引いた値を高周波検波電圧として出力する。 - 特許庁

In the power saving mode, the plane 1004 is connected to the CPU core 1001 and the outside by the control circuits 1002 and 1005 to perform power supply and clock supply to the plane 1004, while the connection of the plane 1003 to the CPU core 1001 and the outside is separated.例文帳に追加

省電力モード時には、プレーン１００４を制御回路１００２、１００５によりＣＰＵコア１００１及び外部と接続しプレーン１００４に電源供給及びクロック供給を行い、プレーン１００３とＣＰＵコア１００１及び外部との接続を切り離す。 - 特許庁

To prevent a large difference in accuracy from being caused in transfer sheet transportation speed driven by clock signals formed by the respective oscillation circuits even in a case where a master CPU on an image forming section side and a slave CPU on a sheet transportation section side are driven by the oscillation circuits with different oscillation accuracies.例文帳に追加

画像形成部側のマスターＣＰＵと紙搬送部側のスレーブＣＰＵを発振精度が異なる発振回路で駆動する場合においても、各発振回路で形成されるクロック信号で駆動される転写紙搬送速度の精度に大きな差異を生じさせない。 - 特許庁

This debugging circuit 2 accepts a trace event of a functional block A on the condition that a CPU 5 generates no trace event when the functional block A generates the trace event, and obtains trace data from the functional block A in this case in synchronism with the reference clock CLK of the CPU 5 at the time of receiving the trace event of the functional block A.例文帳に追加

機能ブロックＡがトレースイベントを発生すると、ＣＰＵ５がトレースイベントを発生していない場合に限り、機能ブロックＡのトレースイベントを受け付け、機能ブロックＡのトレースイベントを受け付ける場合には、ＣＰＵ５の基準クロックＣＬＫに同期して、機能ブロックＡからトレースデータを取得する。 - 特許庁

This electronic counter device comprises a CPU 11 for counting the number of operation of an operation key to controlling the whole device, a clock IC 21 for informing the CPU 11 of the time, a memory unit 41, and a proximity switch 7 for detecting that the operation key is operated by a user.例文帳に追加

電子カウンタ装置は、操作キーが操作された回数をカウントして装置全体を制御するＣＰＵ１１、時刻をＣＰＵ１１に通知するための時計ＩＣ２１、メモリ部４１、使用者により操作キーが操作されたことを検知するための近接スイッチ７等が備えられている。 - 特許庁

A control part 14 is configured so as to be equivalent to software for realizing power saving, and provided with a control function for controlling the frequency of the internal clock of the CPU 2 according to the rate of the number of execution instructions per unit time to the number of clocks per unit time of the CPU 2.例文帳に追加

制御部１４は、省電力を実現するためのソフトウェアに相当するものであり、ＣＰＵ２の単位時間当りのクロック数に対する、単位時間当りの実行命令数の割合に応じて、ＣＰＵ２の内部クロックの周波数を制御する制御機能を有する。 - 特許庁

Concerning the method for reducing the power consumption of radio equipment, in order to provide a radio communication function, on the basis of a read signal SRD for instructing the read of data outputted from a CPU 1 for controlling respective parts of the radio equipment, the frequency of a clock CK supplied to the CPU 1 is controlled.例文帳に追加

開示される無線機器の消費電力低減方法は、無線通信機能を実現するために、無線機器の各部を制御するＣＰＵ１から出力されるデータの読み出しを指示するリード信号Ｓ_ＲＤに基づいて、ＣＰＵ１に供給されるクロックＣＫの周波数を制御する。 - 特許庁

In the case a write address 120 supplied from a CPU is included in an address array 1 and a hit decision circuit 3 decides a cache hit, write address 100 (200) supplied from the CPU is written to a data array 2 in a next clock cycle of the cache hit decision by F/Fs 10 to 13.例文帳に追加

ＣＰＵから供給されたライトアドレス１２０がアドレスアレイ１に含まれ、ヒット判定回路３によってキャッシュヒットが判定された場合、Ｆ／Ｆ１０〜１３によって、そのキャッシュヒットの判定の次のクロックサイクルで、ＣＰＵから供給されたライトデータ１００（２００）がデータアレイ２に書き込まれる。 - 特許庁

This malfunction-preventing CPU interface circuit has: a synchronizing circuit 11 synchronizing a control signal outputted from an external CPU 50 with a clock signal; and an error decision circuit 12 for the control signal deciding whether the control signal synchronized by the synchronizing circuit 11 has a desired pattern or not.例文帳に追加

外部ＣＰＵ５０から出力された制御信号をクロック信号に同期化する同期回路１１と、同期回路１１によって同期化された制御信号が所望のパターンとなっているか否かを判定する制御信号用エラー判定回路１２とを有することを特徴とする。 - 特許庁

The current date is acquired from internal clock data stored in an IO memory of a CPU unit 11, and also an effective zero/span adjustment period and zero/span adjustment expiration notice days are acquired.例文帳に追加

ＣＰＵユニット１１のＩＯメモリに格納された内部時計データから現在年月日を取得し、さらにゼロ・スパン調整有効期間，ゼロ・スパン調整有効期限切れ予告日数を取得する。 - 特許庁

When data in the RAM 20 is completely read out, an interruption signal INT is outputted from an I/F 10A, and the clock generation circuit 34 is activated to restart the operation by the CPU 1A.例文帳に追加

ＲＡＭ２０中のデータが読み出されて無くなったときには、Ｉ／Ｆ１０Ａから割込信号ＩＮＴが出力され、クロック生成回路３４が起動されてＣＰＵ１Ａによる動作が再開される。 - 特許庁

This clock control device is provided with an information storage medium 16 in which a relation between the location of a vehicle on a road and a processing load acting on a CPU 14 at the time of executing processing necessary in a navigation device 10.例文帳に追加

道路上の位置と、ナビゲーション装置１０において必要な処理を実行するうえでＣＰＵ１４に作用する処理負荷との関係が記憶された情報記憶媒体１６を設ける。 - 特許庁

The non-contact medium 1 acts at a neighboring type mode, capable of ensuring a wide communication area by acting the body at a low-speed action clock and stopping the CPU 31 at use in the neighboring type system.例文帳に追加

一方、近傍型システムでの使用時には本体を低速の動作クロックで動作させるとともにＣＰＵ３１を停止させて、広い通信エリアを確保することができる近傍型モードで動作する。 - 特許庁

To achieve power saving in an incorporated system by setting a clock frequency of a CPU to a necessary minimum value even when a plurality of applications overlap to use hardware resources.例文帳に追加

複数のアプリケーションが重複してハードウェア資源を使用する場合にあっても、ＣＰＵのクロック周波数を必要最小限の値に設定することにより、組み込みシステムの省電力化を図る。 - 特許庁

The system is provided with a counter 40 for generating output data expressing the bank switching addresses A10 to A14 of a bank memory 50 on the basis of a clock CLK inputted from a main CPU 10.例文帳に追加

メインＣＰＵ１０から入力されるクロックＣＬＫに基づいて、バンクメモリ５０のバンク切替用アドレスＡ１０〜Ａ１４を表す出力データを生成するカウンタ４０を備えた構成とする。 - 特許庁

When a clock signal is inputted to the CLK/TRG2 terminal, the value of a timer counter register CLK/TRG2 (counter of the channel 2 of CTC) stored in the payout control CPU is counted down.例文帳に追加

ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵに内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２（ＣＴＣのチャネル２のカウンタ）の値がダウンカウントされる。 - 特許庁

The power management means 47 changes the operation clock of a CPU to low speed based on the lock signal, and stops unnecessary power supply to peripheral devices 12, 13, 16, 14, etc.例文帳に追加

電力管理手段４７は、ロック信号に基づいて、ＣＰＵの動作クロックを低速に変更するとともに、周辺装置１２、１３、１６，１４等に対して不要な電力の供給を停止する。 - 特許庁

A first clock circuit 103, an input and output port 104, a random number generator 150 for generating random numbers or the like, other than a power device 91, are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、乱数を生成するための乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

A controller 20 of the image forming device is provided with components such as a central processing control section (CPU) 21 having a clock function, a display section 28, an operation section 29 and a recording section 31.例文帳に追加

画像形成装置の制御装置２０には、計時機能を有する中央演算制御部（ＣＰＵ）２１、表示部２８、操作部２９、記録部３１等の複数の構成要素が設けられている。 - 特許庁

To constitute a microcomputer or the like inexpensively, to suppress occurrence of a noise, and to prevent deterioration of characteristics without enlarging current supply capability of an output driver even if an operation clock of a CPU is increased.例文帳に追加

ＣＰＵの動作クロックが高速化されても、出力ドライバの電流供給能力を大きくすることなく、マイコン等を安価に構成し、ノイズの発生を抑制し、特性の劣化を防止する。 - 特許庁

After power is turned on, on the basis of release of a system reset, the CPU 101 starts a boot sequence irrespective of whether or not an internal clock of an ASIC 104 is stable, and accesses a ROM 108.例文帳に追加

電源投入後、システムリセットの解除に基づき、ＣＰＵ１０１は、ＡＳＩＣ１０４の内部クロックが安定したか否かに関わらずブートシーケンスを開始させ、ＲＯＭ１０８へのアクセスを実行する。 - 特許庁

An unstable oscillation is prevented from being output just after starting oscillating a clock signal generating circuit, a CPU is brought into a halt state during such a period, and power to be consumed during such a period is reduced.例文帳に追加

クロック信号生成回路の発振開始直後の不安定な発振を出力させないようにし、この期間はＣＰＵを停止状態として、この期間に消費する電力を削減する。 - 特許庁

The CPU 31 acquires RTC time indicated by a real time clock, and adjust the system time so as to eliminate errors between the system time, and the RTC time, while maintaining continuity of the system time.例文帳に追加

ＣＰＵ３１は、リアルタイムクロックの示すＲＴＣ時刻を取得し、システム時刻の連続性を維持しつつ、システム時刻とＲＴＣ時刻との誤差をなくすようにシステム時刻を時刻合わせする。 - 特許庁

A CPU 20 transmits the time data obtained by receiving the radio wave in the radio-controlled clock circuit 29, and a radio wave intensity data indicating the radio wave intensity, to other device through a communication control part 28.例文帳に追加

ＣＰＵ２０は、電波時計回路２９による電波の受信によって得られた時刻データと電波強度を示す電波強度データとを、通信制御部２８を通じて他の装置に送信する。 - 特許庁

A CPU 20 converts phase differences Δϕ1, Δϕ2 in response to the registration deviation quantity and a read magnification (m) in time and gives it to a 3-phase clock/phase difference generator 18, which gives a generating timing to a shift pulse.例文帳に追加

ＣＰＵ２０がレジストレーションズレ量と読み取り倍率ｍに応じた位相差Δφ１，Δφ２を時間換算して、３相クロック／位相差発生器１８でシフトパルスの発生タイミングに与える。 - 特許庁

To provide a portable communication terminal that reduces radio wave interference by radiation noise from a CPU, DC-DC converter and the like without changing a communication frequency or the clock frequency of a noise source.例文帳に追加

通信周波数やノイズ源のクロック周波数を変える事なく、ＣＰＵやＤＣ−ＤＣコンバータ等からの放射ノイズによる電波干渉を低減する携帯通信端末を提供する。 - 特許庁

Then, the CPU circuit 13 judges a suitable frequency of the clock signal CLK input to the external memory 210 on the basis of relation between the various conditions and the existence/absence of an output error.例文帳に追加

そして、ＣＰＵ回路１３は、上記種々の条件と上記出力エラーの有無との関係に基づいて、外部メモリ２１０に入力されるクロック信号ＣＬＫの適切な周波数を判定する。 - 特許庁

This is an input device which inputs information by detecting the state of a switch; and a direction detection part 11 detects the operation state of the dial 21 of a shuttle switch 6 and a selector 12 selects one of clock signals outputted from a clock oscillation circuit 10 as the operating clock signal of a CPU 1 according to the detected state.例文帳に追加

スイッチの状態を検出することにより情報の入力を行なう入力装置であって、方向検出部１１により、シャトルスイッチ６にダイアル２１の操作状態を検出し、その検出された状態に応じて、セレクタ１２により、クロック発振部１０から出力される複数のクロック信号のいずれかを選択し、ＣＰＵ１の動作クロック信号とする。 - 特許庁

Then, prior to rewriting of the clock frequency managed at a CPU register 1a, data on the upper limit value of the clock frequency calculated in accordance with the level of power savings specified by a user in advance is read from a BIOS-ROM 6, and this value is compared with the value of the clock frequency calculated in accordance with the type of processing of the OS to determine which is lower.例文帳に追加

そして、ＣＰＵレジスタ１ａで管理されるクロック周波数の書換えを行なう前に、予めユーザが指定した省電力レベルに応じて計算されたクロック周波数の上限値のデータをＢＩＯＳ−ＲＯＭ６から読み出して、この値と、ＯＳの処理の種別に応じて計算されたクロック周波数の値を比較して低い方の値を判別する。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁

On a micro computer 10 which contains a CPU core 11 and a cache device 12, when a caching miss occurs in the cache device 12, a signal for stop supplying clock is generated which stops a movement of a standard clock by the number of the clock according to the number of waiting which is set for the accessed address area on a programmable waiting controller 14 for accessing a memory device which is connected outside.例文帳に追加

ＣＰＵコア１１及びキャッシュ装置１２を含むマイクロコンピュータ１０において、キャッシュ装置１２でキャッシュミスが発生したとき、外部に接続されたメモリ装置にアクセスするためのプログラマブル・ウェイト・コントローラ１４において、アクセスされるアドレス領域に対応して設定されるウェイト数に応じたクロック数だけ基準クロックの動作を停止させるクロック供給停止信号を生成する。 - 特許庁

To provide a power consumption control device and method for controlling a clock frequency of an electric apparatus having a CPU variable in clock frequency according to AC power supply frequency reduction in response to tightness for power demand and thereby reducing power demand to reduce total power demand.例文帳に追加

電力需要の逼迫に応じたＡＣ電源周波数の減少量に応じて、クロック周波数可変なＣＰＵを有する電気機器のクロック周波数を制御することができ、もって電力需要を減少させて電力需要の総量を減少させることができる消費電力制御装置および方法を提供する。 - 特許庁

In the case of synchronization transfer with an extension unit upon request from a CPU, the extension unit outputs a system clock SCLK as a RefSig signal externally, and the RefSig signal is delayed by about 1/4 of the period of the system clock SCLK and data D also have a similar delay time.例文帳に追加

制御回路は、ＣＰＵからの要求を受けて拡張ユニットと同期転送するに際し、拡張ユニットは、システムクロックＳＣＬＫをＲｅｆＳｉｇ信号として外部に出力するが、ＲｅｆＳｉｇ信号は、システムクロックＳＣＬＫの周期の１／４程度遅延が発生しており、データＤも同様の遅延時間を有している。 - 特許庁

To the DDS circuit 1 is connected an index sensor 24 for supplying an index signal, and a CPU 2 for supplying a synchronous phase setting data N to adjust a phase difference of a frequency setting data ΔF for controlling to modulate a frequency of the pixel clock signal, the pixel clock signal and the index signal.例文帳に追加

ＤＤＳ回路１には、インデックス信号を供給するインデックスセンサ２４と、画素クロック信号の周波数を変調制御するための周波数設定データΔＦおよび画素クロック信号とインデックス信号との位相差を調整するための同期位相設定データＮを供給するＣＰＵ２とが接続されている。 - 特許庁

The power source of a communication means such as S.S. communication device 36 is switched on or switched off in a constant cycle, and with a wake-up signal from a communication means received a signal from the outside, the CPU 37 switches from the low speed clock 37A to the high speed clock 37B to transmit the individual-related information.例文帳に追加

また、Ｓ．Ｓ．通信器３６等の通信手段の電源を一定周期で入切制御するとともに、外部からの信号を受信した通信手段からのウェイクアップ信号によりＣＰＵ３７を低速クロック３７Ａから高速クロック３７Ｂに切り換えて個体関連情報の送信処理を行う。 - 特許庁

By fitting an electric wave absorber 4 between a CPU 2 and a heat sink 5, the noise resonance is prevented and noise in the fundamental wave of a clock signal or a harmonic signal is suppressed even if the 1/2-wave length in the harmonic frequency of the clock signal coincides with the length of the heat sink.例文帳に追加

ＣＰＵ２と放熱板５の間に、電波吸収体４を装着することにより、クロック信号の高調波周波数における１／２波長の長さと、放熱板の長さが一致する場合であっても、ノイズの共振を防止しクロック信号の基本波または高調波信号におけるノイズを抑制する。 - 特許庁

When a secondary side Ir interface 20 detects a valid receiving interruption, concerning a secondary side data transmitter 2, the value of a data amount in a transmitting data buffer 26 is read by a secondary side CPU 22, a VCO 24 is controlled by a deviation from the set value and the clock of a secondary side I.430 interface 21 is matched with a primary side clock.例文帳に追加

セカンダリ側データ伝送装置２は、セカンダリ側Ｉｒインタフェース２０が有効受信割り込みを検出すると、セカンダリ側ＣＰＵ２２が送信データバッファ２６のデータ量の値を読み込み、設定値とのずれによりＶＣＯ２４を制御し、セカンダリ側Ｉ．４３０インタフェース２１のクロックをプライマリ側クロックに合わせる。 - 特許庁

Further, it is determined by a CPU whether the dot clock frequency of a synchronous signal output from the direction control board 43 and dot clock frequency, to which the liquid crystal display device 36 corresponds, are adjusted and an error is displayed on a liquid crystal error display section 91 when it is determined that they are not adjusted.例文帳に追加

そして、演出制御基板４３から出力される同期信号のドットクロック周波数と、液晶表示装置３６が対応しているドットクロック周波数とが整合しているか否かがＣＰＵによって判断され、整合していないと判断された場合には、液晶エラー表示部９１にエラーが表示される。 - 特許庁