「CPU clock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In ASIC, CPU refers to an SD clock frequency setting table, and sets an SDCLK frequency fit for the current wireless LAN communication's standards and transmission rate.例文帳に追加

ＡＳＩＣ内のＣＰＵは、ＳＤクロック周波数設定テーブルを参照して、現在の無線ＬＡＮの通信規格・通信速度に対応したＳＤＣＬＫ周波数を設定する。 - 特許庁

In a D sleep state 76 in which clock supply to the main CPU 36 is stopped, the first and second LEDs 20 and 22 are set in an unoutputable state.例文帳に追加

メインＣＰＵ３６に対するクロック供給が停止されている状態であるＤスリープ状態７６では、第１及び第２ＬＥＤ２０，２２が出力不可状態にされる。 - 特許庁

To provide a digital composite machine in which the cost can be decreased by carrying out pseudo halftone processing without using a CPU and a DSP with an operating clock of a higher frequency.例文帳に追加

デジタル複合機において、動作クロックの周波数の高いＣＰＵやＤＳＰを用いることなく、擬似中間調処理を行えるようにして、コストダウンを可能にする。 - 特許庁

Upon the detection of turning off the ignition or accessory during the operation of a vehicle, a CPU stops a clock motor driving a rotary table 52 for rotating a recording sheet 10.例文帳に追加

ＣＰＵが、車両の運行中にイグニッションオフ又はアクセサリーオフを検出すると、記録紙１０を回転させる回転テーブル５２ａを駆動する時計モータを停止させる。 - 特許庁

The CPU of a system I/O(input-output) device B, that reads the factor of an occurred clock fault based on a pseudo signal shifts to fault processings, such as retrying, the resetting of the device B, etc.例文帳に追加

擬信号に基いて発生したクロック障害の要因を読み取ったシステムＩ／Ｏ装置ＢのＣＰＵは、リトライや装置Ｂのリセット等の障害処理に遷移する。 - 特許庁

An I2C control part 30 stores setting data regarding the operations of a gate circuit 36 and a clock generator 24 into a register 34 in accordance with address data from a CPU.例文帳に追加

Ｉ２Ｃ制御部３０は、ＣＰＵからのアドレスデータに応じてゲート回路３６およびクロック発生器２４の動作についての設定データをレジスタ３４に記憶する。 - 特許庁

The microcomputer 10 is structured to include a drive circuit 11, a sampling/detection circuit 12, a timer 13, a system clock generation circuit 14, a CPU 15, a ROM 16 and a RAM 17.例文帳に追加

マイクロコンピュータ１０は、駆動回路１１、サンプリング／検出回路１２、タイマー１３、システムクロック発生回路１４、ＣＰＵ１５、ＲＯＭ１６、ＲＡＭ１７を含んで構成される。 - 特許庁

A flag register 71 is to be set properly by CPU 64, and a gate circuit 70 turns ON/OFF transmission to the thinning judgment processing circuit of a motor clock by the flag register.例文帳に追加

フラグレジスタ７１は、ＣＰＵ６４によって適宜設定されるフラグレジスタで、ゲート回路７０は、フラグレジスタによりモータクロックの間引き判定処理回路への伝達をＯＮ／ＯＦＦする。 - 特許庁

Data communication between a CPU and an interface control IC is performed by a serial clock signal, a serial data input/output signal, a write protect signal, and a chip select signal.例文帳に追加

ＣＰＵとインターフェースコントロールＩＣとのデータ通信は、シリアルクロック信号とシリアルデータ入力／出力信号とライトプロテクト信号とチップセレクト信号とによって行われる。 - 特許庁

Based on the system, the CPU receiving command from the printer controller 25 sends 8 bits of data toward a LCD controller A by a clock synchronous communication system.例文帳に追加

プリンタコントローラ２５からコマンドを受け取ったＣＰＵは、この体系に基づいて、ＬＣＤコントローラＡに対して８ビットのデータをクロック同期の通信方式にて送信する。 - 特許庁

The CPU 5 can perform various processings by switching the system clock frequency, in matching with respective operation modes for controlling a photographing mechanism 4 and a supply current.例文帳に追加

ＣＰＵ５では、撮影機構４を制御する各動作モード、及び電源電流に合わせてシステムクロック周波数を切り換えて各種処理を行うことができる。 - 特許庁

When a clock signal is inputted to the CLK/TRG2 terminal, the value of a timer counter register CLK/TRG2 stored in the payout control CPU is counted down.例文帳に追加

ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵに内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。 - 特許庁

A CPU 15 then reads out date data at that moment of time from a system clock 18 and stores date data 'day and month' or lot number data 'A' in a memory 16.例文帳に追加

すると、ＣＰＵ１５はシステム時計１８からその時点での日時データを読込んで、日時データ「▲月１日又」又はロット番号データ「Ａ」を前記メモリ１６に記憶する。 - 特許庁

The control analysis part is provided with a CPU (Central Processing Unit) with a clock frequency of 200MHz or more and an OS (Operating System) materializing multitasks and multiwindows.例文帳に追加

制御解析部は、クロック周波数２００ＭＨｚ以上のＣＰＵ（中央演算装置）と、マルチタスクおよびマルチウィンドウを実現するＯＳ（基本ソフト）とを備えている。 - 特許庁

The locking confirmation supporting apparatus is comprised of a key holder section 2 for holding a key 1, and an electronic clock section 3 consisting of a timer circuit, a CPU, a ROM, a RAM, and a display.例文帳に追加

施錠確認支援装置を、鍵１を保持するキーホールダー部２と、計時回路、ＣＰＵ、ＲＯＭ、ＲＡＭ及び表示器からなる電子時計部３とで構成した。 - 特許庁

If the GPS unit 7 finishes the reception of positioning data, the CPU 2 acquires the present time from a clock unit 8, and carries out positioning computation based on the received positioning data.例文帳に追加

ＣＰＵ２は、ＧＰＳ部７が測位データの受信を終了すると、時計部８より現在時刻を取得し、受信された測位データに基づいて測位計算を行う。 - 特許庁

To provide a computer system that can reduce power consumption by stably stopping the operation of a CPU that generates an operating clock in a built-in PLL circuit.例文帳に追加

内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの動作を安定に停止させて消費電力を削減することのできるコンピュータシステムを提供する。 - 特許庁

Normally, the tri-state output buffer 5 does not allow the clock signals to pass therethrough, and only watch dog monitoring pulses outputted from the CPU 1 are inputted into the watch dog timer IC 2.例文帳に追加

通常、トライステート出力バッファ５はクロック信号を通過させず、ＣＰＵ１から出力されるウォッチドッグ監視パルスのみがウォッチドッグタイマＩＣ２に入力される。 - 特許庁

A generation part 13 generates a sampling signal for the A/D converter 5, of a frequency twice or more of the test frequency, by dividing the frequency of the signal from the CPU clock 10.例文帳に追加

試験周波数の２倍以上の周波数のＡ／Ｄ変換器５用サンプリング信号を発生部13によりＣＰＵクロック10の信号の分周により生成する。 - 特許庁

At least, one out of the standard clocks which are supplied from a first clock driver 18 to the CPU core 11 and to the cache device 12 is stopped.例文帳に追加

クロック供給停止信号を、第１のクロックドライバ１８からＣＰＵコア１１及びキャッシュ装置１２に供給される基準クロックのうち少なくとも一方を停止する。 - 特許庁

Then, the CPU executes random number circuit setting program and sets a random number maximal value a random number resetting system and the frequency of an internal clock signal or others in a random number circuit.例文帳に追加

続いて、乱数回路設定プログラムを実行して、乱数最大値、乱数更新方式及び内部クロック信号の周期などを乱数回路に設定する。 - 特許庁

To provide a computer system capable of easily setting and changing the operating clock of a CPU even in the case of a computer system with built-in package such as card PC.例文帳に追加

カードＰＣのようなパッケージ内蔵型のコンピュータシステムであっても、容易にＣＰＵの動作クロックを設定し変更することができるコンピュータシステムを提供する。 - 特許庁

A clock for operating a CPU and a wait time for the processing of image drawing are dynamically controlled for the compatibility of battery service life of a portable electronic apparatus with sound quality.例文帳に追加

本発明では、携帯用電子機器の電池寿命と発音クオリティの両立のために、ＣＰＵの動作クロックと、画像描画の処理ウエイト時間を動的に制御する。 - 特許庁

To provide a peripheral device control circuit that outputs a control signal output from a CPU to a peripheral device as an optimal control signal synchronous with a clock signal.例文帳に追加

ＣＰＵから出力された制御信号を、クロック信号に同期した最適な制御信号として周辺デバイスに出力する周辺デバイス制御回路を提供すること。 - 特許庁

A console control circuit CNSIF converts the information from the CPU of the device A and informs the console of the occurrence of the abnormal clock fault through a channel #15.例文帳に追加

コンソール制御回路ＣＮＳＩＦは、装置ＡのＣＰＵからの情報を変換し＃１５を通じてコンソールに対してクロック異常の障害が発生したことを通知する。 - 特許庁

The multiplying and dividing operations in the clock pulse generator are allowed in the light stand-by mode, and the supply of the synchronization signal to the CPU and the other circuit modules is stopped.例文帳に追加

ライトスタンバイモードではクロックパルスジェネレータの逓倍及び分周動作が可能にされ且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。 - 特許庁

A multiplying and dividing operations in a clock pulse generator 3 are stopped in the stand-by mode, and supply of the synchronization signal to the CPU and other circuit modules is stopped.例文帳に追加

スタンバイモードではクロックパルスジェネレータ（３）の逓倍及び分周動作が停止され且つＣＰＵ及びその他の回路モジュールへの同期クロック信号の供給が停止される。 - 特許庁

A ROM 50 stored information regarding a clock adjustment value corresponding to the memory capacity, and the CPU 30 controls a phase shifter based on this information.例文帳に追加

ＲＯＭ５０には、メモリ容量に対応したクロック調整値に関する情報が記録されており、ＣＰＵは３０は、この情報に基づいて位相調整器を制御する。 - 特許庁

Then, transfer clocks (CK1C and CK2C) of an electric charge transfer part is switched in accordance with the pull range selected by the CPU 21 by a transfer clock changeover controlling part 23.例文帳に追加

その際、転送クロック切り替え制御部２３は、電荷転送部の転送クロックＣＫ１Ｃ，ＣＫ２ＣをＣＰＵ２１によって選択された抜取り範囲に応じて切り替える。 - 特許庁

Every time a time measuring reset signal C1 is outputted by a CPU 10, a clock part 13 starts time measuring, a WDT (Watch Dog Timer) forced reset circuit 20 outputs a CPU reset signal C3 as a measured time reaches a preset time for monitoring, and the CPU 10 is forced to reset.例文帳に追加

ＣＰＵ１０から計時リセット信号Ｃ１が出力されるたびに時計部１３に計時動作を開始させるとともに、その計時時間が予め設定された監視時間に達したことに応じてＷＤＴ強制リセット回路２０にＣＰＵリセット信号Ｃ３を出力させ、ＣＰＵ１０を強制リセットさせる。 - 特許庁

To provide a method for sharing a device allowing a specific device equipped with a data I/O line, a reset line, a clock line and the like to be respectively independently accessible by two CPU systems without using a separate switching logic or an additional circuit, in a plurality of CPU systems each equipped with a CPU, and a system therefor.例文帳に追加

各々のＣＰＵを備える複数のＣＰＵシステムにおいて、データＩ/Ｏライン、リセットライン及びクロックラインなどを備える特定のデバイスを別のスイッチングロジックや追加の回路無しに２つのＣＰＵシステムでそれぞれ独立してアクセスできるようにするデバイスの共有方法及び装置を提供する。 - 特許庁

In a system, in which a plurality of CPU cards 1 to 4 are mounted, cell diagnosing parts 121 to 124 of the respective CPU cards 1 to 4 generate a clock (definer signal) of a k-hold cycle, and the CPU card 1 transmits data '1' in a prescribed cycle, to make the generated definer signals synchronize among inter-cell control parts 121 to 124.例文帳に追加

複数のＣＰＵカード１〜４を搭載するシステムにおいて、各ＣＰＵカード１〜４のセル診断部１２１〜１２４でｋ倍周期のクロック（デファイナ信号）を生成し、この生成したデファイナ信号をセル間制御部１２１〜１２４の相互間で同期させるために、ＣＰＵカード１から所定の周期でデータ”１”を送信する。 - 特許庁

In the decoding of the MPEG data, a clock frequency of the CPU 30 is adjusted so as to reduce electric power consumption of the CPU 30 on the basis of the data length Lv and La of an arithmetic operation unit in a period for the CPU 30 to perform an arithmetic operation to data of the arithmetic operation unit with respective arithmetic operation units included in the MPEG data.例文帳に追加

ＭＰＥＧデータのデコードでは、ＭＰＥＧデータに含まれる各演算単位ごとに、その演算単位のデータに対してＣＰＵ３０が演算を行う期間、その演算単位のデータ長Ｌv，Ｌaに基づいて、ＣＰＵ３０の消費電力が低減されるようにＣＰＵ３０のクロック周波数を調整する。 - 特許庁

This device is provided with a FIFO controller for controlling the amount of stored data in the FIFO memory by controlling the write/read of the FIFO memory on the basis of the write signal of the CPU and the transmission clock of the transmission clock generator.例文帳に追加

本装置は、ＣＰＵのライト信号、伝送クロック発生器の伝送クロックに基づいて、ＦＩＦＯメモリの書き込み、読み出しを制御し、ＦＩＦＯメモリの格納データ量を調整するＦＩＦＯ制御器を設けたことを特徴とする装置である。 - 特許庁

To automatically verify the compatibility of an operational clock frequency, in an information-processing device or the like which is provided with a processor such as a CPU which can be set with a plurality of different operational clock frequencies.例文帳に追加

複数の異なる動作クロック周波数を設定可能なＣＰＵ等のプロセッサを搭載する情報処理装置において、動作クロック周波数の適応性を自動的に検証可能な情報処理装置等を提供することを目的とする。 - 特許庁

The information processor is provided with an RTC (Real Time Clock) 5 counting the standard time, an operation panel 12 for inputting time of the place of usage, and a CPU 1 estimating the place of usage on the basis of a difference between the standard time and the time of the place of usage.例文帳に追加

情報処理装置は、基準時刻をカウンＲＴＣ（Real Time Clock）５と、使用地の時刻を入力する操作パネル１２と、前記基準時刻と前記使用地の時刻との差に基づいて使用されている場所を推定するＣＰＵ１と、を備える。 - 特許庁

When the FF 19 is reset with an external interrupt signal INT, supply of the clock signal CKL to the CPU 11 is restarted, and the data evacuated to the external storage device 30 is returned to the RAM 13 with the clock signal CKL for data transfer.例文帳に追加

外部割込信号ＩＮＴによってＦＦ１９がリセットされると、ＣＰＵ１１へのクロック信号ＣＬＫの供給が再開され、外部記憶装置３０に退避したデータがデータ転送用のクロック信号ＣＫＬでＲＡＭ１３に戻される。 - 特許庁

Here, when the frequency of the clock generator 85 is also varied as set by the CPU 30, operation at a more suitable clock frequency can be performed to suppress an increase in power consumption due to an unnecessary high-speed signal.例文帳に追加

なお、クロック発生部８５の周波数も、ＣＰＵ３０からの設定で可変とするように構成すれば、更に最適なクロック周波数での動作が可能になり、不必要な高速クロック信号による消費電力の増加を抑えることができる。 - 特許庁

The PLL part 4 outputs a clock signal for a CPU frequency, and when this clock signal is inputted to an LCDC6, the LCDC6 switches to a display frequency equivalent to the selected power source frequency with respect to the frequency of an LCD5.例文帳に追加

ＰＬＬ部４はＣＰＵ周波数用のクロック信号を出力し、このクロック信号がＬＣＤＣ６に入力されると、ＬＣＤＣ６はＬＣＤ５に対して、選択電源周波数と同等の表示周波数に切換えるようになっている。 - 特許庁

To solve the problem wherein the frequency of the clock or a voltage supplied to a CPU is reduced to reduce power consumption of the CPU, when the remaining capacity of a battery of an information processing apparatus becomes small, and causes all the functions of the information processing apparatus to deteriorate.例文帳に追加

情報処理装置のバッテリの残量が少なくなると、ＣＰＵに供給するクロック周波数や電圧を下げてＣＰＵの消費電力を低下させていたが、こうすることで情報処理装置の全部の機能が低下してしまう。 - 特許庁

A variable dividing circuit and a CPU controlling it are structured with a thin-film transistor on the display device, and the clock frequencies of the switching element is varied by controlling a dividing ratio of the variable dividing circuit base on the CPU data.例文帳に追加

表示装置上に薄膜トランジスタによって、可変分周回路とそれを制御するＣＰＵを構成し、ＣＰＵのデータに基づき可変分周回路の分周比を制御することによって、スイッチング素子のクロック周波数を可変させる。 - 特許庁

The CPU 16 turns on the output of the power control circuit 13 by a fixed-time interrupt from an RTC (real time clock) circuit 14 and feeds power to circuits other than the RTC circuit 14 and a PW key detection circuit (CPU 16 is in operating state).例文帳に追加

そしてＲＴＣ回路１４からの定周期割込みにより電力制御回路１３の出力をオンとし、ＲＴＣ回路１４およびＰＷキー検出回路１９以外の回路に対して電源供給する（ＣＰＵ１６は動作状態）。 - 特許庁

Thus even if the user has set the rotational speed of the cooling fan 3 relatively low in order to reduce the noise, its operating clock decreases depending on the heating temperature of the CPU 2 to avoid the malfunction and damage of the CPU 2 due to heating.例文帳に追加

これにより、騒音低減のためにユーザが冷却ファン３の回転速度を比較的低く設定した場合でも、ＣＰＵ２の発熱温度に応じてその動作クロックが低下し、ＣＰＵ２の発熱による誤動作や破損等が抑制される。 - 特許庁

The control CPU 11 actuates a task A in fixed cycles on the basis of a clock inputted to itself to make a counter CA count and also actuates a task B on the basis of the trigger signal inputted from the monitor CPU 12 to make a counter CB count.例文帳に追加

また、制御ＣＰＵ１１は、自身に入力されるクロックを基に一定周期でタスクＡを起床し、カウンタＣＡをカウントすると共に、監視ＣＰＵ１２より入力されるトリガ信号を基にタスクＢを起床し、カウンタＣＢをカウントする。 - 特許庁

A node (hereat, node 1) with a processing task assigned thereto via the cooperative clustering software 20 processes the assigned task, and a clock frequency for controlling a CPU (hereat, CPU 11) of the node is shifted to a predetermined higher state.例文帳に追加

また、連携クラスタリング制御ソフトウェア２０を介して処理業務を割り当てられたノード（ここではノード１）は、割り当てられた該業務を処理するが、該ノードのＣＰＵ（ここではＣＰＵ１１）を制御するクロック周波数は、所定の高状態に移行される。 - 特許庁