「CPU clock」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide an electronic control unit(ECU) that allows its CPU for reducing the power consumption to transit to a halt mode where the clock is stopped when a switch is not activated over a prescribed time in order to reduce the power consumption monitors the switch operation even in the halt mode and allows the CPU to resume the usual operating mode when the switch is activated.例文帳に追加

消費電力を低減するためＥＣＵのＣＰＵは、スイッチが所定時間に亘って作動しないと、クロックを停止するホルトモードに移行して消費電力の低減を図り、ＥＣＵはホルトモードでもスイッチの作動を監視し、スイッチが作動するとＣＰＵが通常動作モードに復帰する。 - 特許庁

This CPU core voltage switching circuit is provided in a portable information terminal and characterized by setting CPU clock frequency as a half of the one when the portable information terminal is at a state of initial start or an initialized state of memory data when application software is used by the portable information terminal.例文帳に追加

携帯情報端末に備えられるＣＰＵコア電圧切替え回路であって、前記携帯情報端末が、アプリケーションソフトを使用する時には、ＣＰＵクロック周波数を、初期起動状態及びメモリデータ初期化状態にある時の半分の周波数とすることを特徴とするＣＰＵコア電圧切替え回路。 - 特許庁

An IC chip 46 of a toner box 45 and a CPU 47 of a digital copying machine 1 are connected across a connector 50 by a power source line 51, a GND line 52, a clock line 53, a data line 54 and a mounting line 55.例文帳に追加

トナーボックス４５のＩＣチップ４６とディジタル複写機１のＣＰＵ４７とをコネクタ５０を介して電源ライン５１、ＧＮＤライン５２、クロックライン５３、データライン５４及び装着ライン５５によって接続した。 - 特許庁

A clock signal S101 on the CPU side becomes a signal S107 by changing its duty ratio by a duty adjustment circuit 20 and the signal S107 is transmitted through the transmission line 30 and received by the memory side as a signal S111.例文帳に追加

ＣＰＵ側のクロック信号Ｓ１０１は、デューティ調整回路２０でデューティ比が変更されて信号Ｓ１０７となり、伝送路３０を介して伝送され、メモリ側で信号Ｓ１１１として受信される。 - 特許庁

To provide an information processor where the operation condition of an appropriate heat regulation operation is decided and temperature rise is suppressed regardless of the inner operation clock frequency of CPU installed on the information processor.例文帳に追加

情報処理装置に装着されるＣＰＵの内部動作クロック周波数によらず、適切なヒートレギュレーション動作の動作条件を決定して昇温の抑制を行うことができる情報処理装置を提供する。 - 特許庁

When a state that the transfer of data through an ATAPI command data I/F 11 is not operated is continued for a prescribed time or more, a CPU 12 outputs a sleep mode to a clock generator 15 and a drive power source block 17 so that the sleep mode can be set.例文帳に追加

CPU１２は、ATAPIコマンドデータI/F１１を介してデータの授受が行われない状態が所定時間以上継続すると、スリープモードをクロックジェネレータ１５およびドライブ電源ブロック１７に出力し、スリープモードにする。 - 特許庁

Then, an amplitude detecting circuit 108 detects the amplitude of a reproduced signal which is detected by using the pulsed light irradiated in synchronization with the delay clock having its phase changed, and outputs the detection result to a CPU 109.例文帳に追加

そして、振幅検出回路１０８は、位相を変化させた遅延クロックに同期して照射されたパルス光によって検出された再生信号の振幅を検出してＣＰＵ１０９へ出力する。 - 特許庁

To provide a servo amplifier which attains low electric power consumption by operating a control CPU on a latest clock frequency in which control time falls in predetermined time, and to provide a multi-axis servo system using it, and a control method.例文帳に追加

制御時間が所定時間内に入る最も遅いクロック周波数で制御ＣＰＵを動作させて低消費電力にしたサーボアンプとそれを使用した多軸サーボシステムと制御方法を提供する - 特許庁

An IF input of a satellite radio wave is received by a receiving circuit 6, and a PCR signal contained in its subcode area is extracted by a demodulation circuit 7 on the next stage and inputted to a CPU 12 as a reference clock.例文帳に追加

衛星電波のＩＦ入力を受信回路６で受け、そのサブコード領域に含まれるＰＣＲ信号を次段の復調回路７によって抽出し、基準クロックとしてＣＰＵ１２に入力させる。 - 特許庁

The power/clock control bridge is provided with a register group for storing an address, write data, access attributes, read data, master ID and process ID included in an access request signal from the CPU to the IP.例文帳に追加

電力・クロック制御ブリッジは、ＣＰＵからＩＰへのアクセス要求信号に含まれるアドレス、ライトデータ、アクセス属性、リードデータ、マスタＩＤ及びプロセスＩＤからなるアクセスの特徴を保持するレジスタ群を備える。 - 特許庁

A selector circuit 33b selects one of clocks CLK1-3 in accordance with a control signal outputted from the CPU 32 in accordance with the luminance information and medium information and the clock is outputted to a gradation control circuit 34.例文帳に追加

セレクター回路３３ｂは、上記輝度情報、媒体情報に応じてＣＰＵ３２から出力される制御信号によりＣＬＫ１〜３のいずれかを選択し、そのクロックを階調制御回路３４に出力する。 - 特許庁

A local oscillation circuit 16 of a receiving circuit section 23 extracts an oscillation signal, and a frequency divider circuit 26 divides the extracted signal to use it for a clock signal of a CPU 19.例文帳に追加

受信回路部２３の局部発振信号回路１６より、発振信号を取出し、取出した信号又はその信号を周波数分周回路２６により分周してＣＰＵ１９のクロック信号として用いる。 - 特許庁

To prevent reduction in processing performance even if the operation clock frequency of a macro circuit is lowered and to input the latest data into the macro circuit even if a plurality of writing requests are generated in a short time in an apparatus built-in type microcomputer having a CPU and the macro circuit connected together via an asynchronous bus.例文帳に追加

非同期バスで接続されたＣＰＵとマクロ回路を有する機器組込用マイクロコンピュータにおいて、マクロ回路の動作クロック周波数を低くしても処理性能が低下しないようにする。 - 特許庁

A timer 26 is set to a frequency dividing ratio by a control signal of the CPU 22, and frequency-divides a clock CK based on the frequency dividing ratio and outputs a timing signal S26a of the same frequency as fs.例文帳に追加

タイマ２６は、ＣＰＵ２２の制御信号Ｓ２２によって分周比が設定され、該分周比に基づき、クロックＣＫを分周して周波数ｆｓと同一周波数のタイミング信号Ｓ２６ａを出力する。 - 特許庁

A CPU (central processing unit) 11 detects a present time obtained from an RTC (real time clock) 16 when the inhibition cause for execution such as server fail occurs, as an occurring time of the inhibition cause for execution, to record it into a nonvolatile memory 15.例文帳に追加

ＣＰＵ１１は、サーバのダウンなどの実行阻害原因が発生したら、そのときＲＴＣ１６から得られる現在時刻を、実行阻害原因発生時刻として検出して、不揮発性メモリ１５に記録する。 - 特許庁

The video recording apparatus 10 according to the present invention includes a CPU 11, a RAM 12, a ROM 13, a network connection section 14, a tuner 15, an input device 16, a display device 17, a clock generation section 18 and a group 20 of storage sections.例文帳に追加

本発明に係る録画装置１０は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、ネットワーク接続部１４、チューナ１５、入力装置１６、表示装置１７、クロック生成部１８および記憶部群２０を有する。 - 特許庁

In respective cases where operating a CPU 101 by two types of clock frequencies, an information extraction device 100 measures an execution time for every function using a time-base sample, or the conventional technique.例文帳に追加

情報抽出装置１００は、ＣＰＵ１０１を２種類のクロック周波数で動作させた場合のそれぞれの場合において、従来技術であるタイムベースサンプリングを用いて関数ごとの実行時間を計測する。 - 特許庁

A slave side radio transmission/receive unit feeds a high-speed clock CKH to the CPU 10 surely at a midpoint of the transmission time slot and prepares for the processing of the receive packet RXP at the next receive time slot.例文帳に追加

スレーブ側無線送受信装置は、送信タイムスロットの中間で必ず高速クロックＣＫＨをＣＰＵ１０に供給するようにし、次の受信タイムスロットにおける受信パケットＲＸＰの処理に備える。 - 特許庁

A real time clock incorporated in a CPU unit is configured to generate current time data by measurement units capable of identifying the occurrence time of two events which almost simultaneously occur at the estimated shortest interval.例文帳に追加

ＣＰＵユニットに内蔵されるリアルタイムクロックは、想定される最短間隔で相前後して発生する２つの事象の発生時刻を識別可能な計時単位で現在時刻データを生成するものであること。 - 特許庁

Then part of transmission lines including serial data lines and serial clock lines for transmitting serial signals from the CPU 123 to each serial-parallel converting element of the sub-relay board 130 is shared.例文帳に追加

ＣＰＵ１２３からサブ中継基板１３０の各シリアル−パラレル変換素子に対してシリアル信号を送信するためのシリアルデータ線及びシリアルクロック線の各々についてその送信線の一部を共通に使用する。 - 特許庁

Each CPU of a system computer 1 and an RISC 2 is provided with an REQ terminal for requesting communication, an ACK terminal for responding to the request, a data output terminal SDO, a data input terminal SDI, and a clock terminal.例文帳に追加

シスコン１とＲＩＳＣ２の各ＣＰＵは、通信を要求するＲＥＱ端子，要求に対し応答するＡＣＫ端子，データ出力端子ＳＤＯ，データ入力端子ＳＤＩ、クロック端子を有している。 - 特許庁

An initial value of a pressure reduction speed in the processing passage after engine stopping is found, and depending on the initial pressure reduction speed, an actuation period (sampling period) of an A/D convertor and a clock frequency of a CPU are changed.例文帳に追加

エンジン停止後の処理経路内の圧力低下速度の初期値を求め、該初期圧力低下速度に応じてＡ／Ｄ変換器の起動周期（サンプリング周期）及びＣＰＵのクロック周波数を変更する。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or the like, other than a power device 91, are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

When the number of channel which is being received by a tuner module 2 is not more than a predetermined number, a CPU (clock pulse unit) 8 specifies a channel B other than a channel A to which a voice data A outputted by an outputting unit 9 is multiplied.例文帳に追加

チューナモジュール２が受信しているチャネルの数が所定の数未満である場合、ＣＰＵ８は、出力部９が出力している音声データＡが多重されたチャネルＡ以外のチャネルＢを指定する。 - 特許庁

A CPU 5 exerts control in such a manner that a preheat temperature of a fixing heater 7 is altered by a preheat temperature control means 6 by referring to setting information stored in a memory 3 and a time of a day indicated by a clock 4.例文帳に追加

ＣＰＵ５は、メモリ３に記憶された設定情報と時計４の時間を参照して、余熱温度制御手段６により定着ヒータ７の余熱温度を変更する制御を行うことができる。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or others in addition to a power device 91 are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

As the result of decision (704), when they are adapted to the combination of preliminarily decided CPU clock and serial ID, start continues (705), and when they are not adapted, an error code is displayed (711), and start is inhibited (712).例文帳に追加

判定（７０４）の結果、予め決められたＣＰＵクロックとシリアルＩＤの組み合わせに適合する場合には起動を続行する（７０５）が、適合しない場合はエラーコードを表示し（７１１）、起動しないようにする（７１２）。 - 特許庁

The CPU 102 keeps a first clock circuit 103, an input/output port 104, and a basic random number generator 150 for generating basic random numbers, connected via an internal bus, in addition to a power source device 91.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

A CPU 31 of radio communication equipment 10 to be activated as a slave outputs a selector signal to a selector circuit 256 for lowering the frequency of a system clock SCLK while performing no operation for receiving a beacon.例文帳に追加

スレーブとして動作する無線通信装置１０の制御ＣＰＵ３１は、ビーコンを受信するための動作を行わない間、システムクロックＳＣＬＫの周波数を低くすべくセレクタ回路２５６にセレクタ信号を出力する。 - 特許庁

When the index data are stored, the CPU 101 acquires the current date from a clock part 105, and acquires the address of the storage area of the dictionary information corresponding to the acquired date based on index data.例文帳に追加

インデックスデータが記憶されていれば、ＣＰＵ１０１が時計部１０５から現在の日付を取得し、取得した日付に対応する辞書情報の記憶領域のアドレスをインデックスデータに基づいて取得する。 - 特許庁

To provide an external signal detection circuit and a real time clock capable of precisely adjusting detection timing of external signals and connection timing of a resistor, with lower power consumption and less load on CPU.例文帳に追加

低消費電力化を図るとともに、ＣＰＵの負荷を軽減し、外部信号の検出タイミングと抵抗の接続タイミングを高精度に調整可能な外部信号検出回路およびリアルタイムクロックを提供する。 - 特許庁

The apparatus for generating the inkjet head driving waveform includes a CPU 14 connected to a driving waveform generator circuit 15 to sequentially output addresses which store driving waveform data to a ROM 13 according to timing of an outputted DA clock signal.例文帳に追加

ＣＰＵ１４は駆動波形生成回路１５と接続され、出力されたＤＡ用クロック信号のタイミングに従って、ＲＯＭ１３に対して駆動波形データが格納されたアドレスを順次出力する。 - 特許庁

In the case CPU 11 catches the TV-off-signal S1 and judges the present time is in the expected-sleeping-time period, it makes the clock 1 alarm the urging message for checking and verification.例文帳に追加

ＣＰＵ１１は、ＴＶオフ信号Ｓ１を検出し現在時刻が就寝予定時間帯に入っていると判断した場合には、据置型おしゃべり電子時計１に点検確認の催告メッセージを報知させる。 - 特許庁

The control part 101 controls relay devices 104a to 104c based on an operation mode and opens and closes flow of a current to a control unit, and also adjusts frequency (High, Middle, Low) of a clock of its CPU.例文帳に追加

制御部１０１は、動作モードに基づいて、リレー装置１０４ａ〜ｃを制御して、制御ユニットへの電流の流れを開閉させるとともに、自己のＣＰＵのクロックの周波数（Ｈｉｇｈ、Ｍｉｄｄｌｅ、Ｌｏｗ）を調整する。 - 特許庁

A CPU 1 of the navigation system 50 comprises a clock 12, a driving duration time measurement part 14 for measuring the driving duration time from the running start time, a traveling stage estimation part 16, and a presentation information control part 17.例文帳に追加

ナビゲーション装置５０のＣＰＵ１は、計時部１２と、走行開始時刻からの運転継続時間を計測する運転継続時間測定部１４と、行程ステージ推測部１６と、提示情報制御部１７を有している。 - 特許庁

Thereafter, on receiving from the PHY unit the information that there is no traffic during the first period, the MAC unit notifies the CPU and a power switch unit to that effect, to suspend a clock to a portion in which operation in the MAC unit is unnecessary at a standby state.例文帳に追加

その後、ＭＡＣ部は、第１の期間トラフィックの無い旨をＰＨＹ部から受け取ると、その旨をＣＰＵと電源切替部とに通知し、ＭＡＣ部において待機状態時に動作が不要な部分に対するクロックを停止する。 - 特許庁

Normally, a CPU 130 monitors the voltage of secondary battery 200, and if the remaining capacity of the secondary battery 200 decreases to a value that is required for backing up a real-time clock(RTC) 110, shift is made for an operation mode to a standby mode.例文帳に追加

通常時、ＣＰＵ１３０は二次電池２００の電圧をモニターしており、二次電池２００の電池残量がＲＴＣ１１０をバックアップするために必要な値まで減った場合、動作モードをスタンバイモードに遷移させる。 - 特許庁

A data transfer circuit block 31 reads out printing data from a memory (RAM) 13 under the control of a CPU 11 and supplies the same to a normal/reverse circuit 33 as well as supplies a transfer clock to a printing data receiving and outputting circuit 34.例文帳に追加

データ転送回路ブロック３１は、ＣＰＵ１１の制御下、メモリ（ＲＡＭ）１３から印刷データを読み出し、正／反転回路３３に供給するとともに、転送クロックを印刷データ受信・出力回路３４に供給する。 - 特許庁

CPU 11 reads a first conversion expression program by S2 to convert the time series of detection temperature data into the time series of a practical oscillation frequency f" of a reference clock signal S2, by using the first conversion expression.例文帳に追加

ＣＰＵ１１は、ＣＰＵ１１は、Ｓ２で、第１換算式のプログラムを読み出して、この第１換算式を用いて検出温度データの時系列を基準クロック信号Ｓ２の実際の発振周波数ｆ”の時系列に変換する。 - 特許庁

When a system memory stores a return time to the usual mode, the system control section sets the return time to a setting register of a real time clock(RTC) and shifts to a sleep mode to bring a CPU to a low power state.例文帳に追加

次に、システムメモリに通常モードへの復帰時刻が記憶されていればシステム制御部が、復帰時刻をリアルタイムクロック（ＲＴＣ）の設定レジスタに設定してから、スリープモードに移行させてＣＰＵを低電力状態にする。 - 特許庁

In one mode M1 of this system, during the playback of moving image data, a CPU 1 supplies time base control signals according to the tempo clock expressing tempo of performed music from tempo-detecting mechanisms TC, TM to a time base control section 71.例文帳に追加

このシステムの或るモードＭ１では、動画データ再生中、ＣＰＵ１は、テンポ検出機構ＴＣ，ＴＭからの演奏音楽の演奏テンポを表わすテンポクロックに応じた時間軸制御信号を時間軸制御部７１に供給する。 - 特許庁

Therefore, since simulation can be performed in a form approximate to the case that the CPU board 40 and the simulation model 31 inside a PC 30 operate at the same clock frequency, the co-simulation well adapted for the actual LSI or the like is possible.例文帳に追加

そのため、ＣＰＵボード４０と、ＰＣ３０内のシミュレーションモデル３１とが、同一クロック周波数で動作する場合に近い形でシミュレーションができるので、実際のＬＳＩ等に適応したコ・シミュレーションが可能である。 - 特許庁

When a diagnosis is performed, the CPU 3 supplies a clock and the power to minimum peripheral module necessary for the diagnosis, so that an element temperature may not exceed an allowable temperature by suppressing loss of the second step-down circuit 2 during the diagnosis.例文帳に追加

診断の際には、ＣＰＵ３は、診断に必要な最低限の周辺モジュールにクロック供給と電力供給を行い、診断最中の第２降圧回路２の損失を抑えて素子温度が許容温度を越えないようにする。 - 特許庁

When the image processing apparatus is stopped, a reset signal is output from the CPU to the image processing circuit to set the output line of the image processing circuit to a low level or high impedance state, and a clock signal supplied to the image processing circuit is stopped.例文帳に追加

画像処理装置の停止時に、ＣＰＵから画像処理回路にリセット信号を出力して画像処理回路の出力ラインをロウレベルまたはハイインピーダンス状態とし、画像処理回路に供給するクロック信号を停止する。 - 特許庁

A display board 20 is provided with a VDP (Video Display Processor) 22, a ROM (Read Only Memory) 23, a CPU (Central Processing Unit) 24, a clock IC 25, a voice IC 26, and a bus 200.例文帳に追加

表示基板２０には、ＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）２２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３，ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２４、時計ＩＣ２５、音声ＩＣ２６、バス２００が備えられている。 - 特許庁