「CPU clock」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A clock controller 15 outputs a clock for transmitting a command and an address generated by a CPU 13 to a target unit 10 or receiving a command, an address and data from the target unit between a master unit 9 and the target unit 10, and after transmitting the command to the target unit 10, the clock controller 15 controls a data transfer end on the basis of an output state of the clock.例文帳に追加

マスタユニット９とターゲットユニット１０との間で、ＣＰＵ１３により生成されるコマンド、アドレス、ターゲットユニット１０に送信あるいは、ターゲットユニット１０からコマンド、アドレス、データを受信するためのクロックをクロックコントローラ１５より出力し、コマンド、ターゲットユニット１０に送信した後、クロックの出力状態に基づいて、データの転送終了をクロックコントローラ１５が制御する構成を特徴とする。 - 特許庁

This device is obtained by improving a transport stream generator having a transmission clock generator for generating a transmission clock, digital information storage part for storing transport stream data, FIFO memory for outputting the transport stream data on the basis of the transmission clock of the transmission clock generator and CPU for reading the transport stream data out of the digital information storage part and writing them in the FIFO memory corresponding to a write signal.例文帳に追加

本発明は、伝送クロックを発生する伝送クロック発生器と、トランスポートストリームデータを記憶するデジタル情報記憶部と、伝送クロック発生器の伝送クロックに基づいて、トランスポートストリームデータを出力するＦＩＦＯメモリと、デジタル情報記憶部のトランスポートストリームデータを読み出し、ライト信号によりＦＩＦＯメモリに書き込むＣＰＵとを有するトランスポートストリーム発生器に改良を加えたものである。 - 特許庁

At the start of a timer output instruction, a CPU 25 sets the clock frequency of a pulse generator 33 and presets the clock count number of a hardware counter 35, and also starts outputting a general signal from a general port 25a to an AND circuit 36 at the same time.例文帳に追加

ＣＰＵ２５は、タイマ出力命令起動時に、パルスジェネレータ３３におけるクロック周波数の設定と、ハードカウンタ３５におけるクロックカウント数のプリセットを行い、同時に、汎用ポート２５ａからＡＮＤ回路３６に対する汎用信号の出力を開始する。 - 特許庁

A CPU 22 sets a clock frequency maximizing the performance of the reception data transfer BUS 17 according to the reception capability, and sets the clock frequency maximizing the performance of the transmission data BUS 18 according to the transmission capability.例文帳に追加

ＣＰＵ２２は、受信性能に応じて、受信データ転送用ＢＵＳ１７のパフォーマンスが最大になるクロック周波数の設定を行うと共に、送信性能に応じて、送信データ転送用ＢＵＳ１８のパフォーマンスが最大になるクロック周波数の設定を行う。 - 特許庁

To provide a power saving interface device having a DMAC which is equipped with an internal register access control circuit to which a clock is selectively supplied only when CPU access is generated wherein the clock supply is temporarily stopped when a memory access request is not immediately permitted.例文帳に追加

ＣＰＵアクセス発生時のみクロックが選択的に供給される内部レジスタアクセス制御回路を持ち、メモリアクセスリクエストが直ちに許可されない場合に一時的にクロック供給が停止するＤＭＡＣを持つ省電力インターフェース装置を提供する。 - 特許庁

Correspondences between a plurality of application programs APs executable by a CPU 1 and required throughputs are stored in advance in an application table AT, and correspondences between total required throughputs and clock frequencies are stored in advance in a clock frequency table CT.例文帳に追加

ＣＰＵ１にて実行する複数のアプリケーションプログラムＡＰと必要処理能力との対応をアプリケーションテーブルＡＴに予め記憶しておくと共に、合計必要処理能力とクロック周波数との対応をクロック周波数テーブルＣＴに予め記憶しておく。 - 特許庁

To provide a transfer controller which can be controlled with the precision of a transfer clock of a CPU and in which the processing load of the CPU can be reduced in receiving video data conforming to an MPEG2 or the like and multimedia data such as a moving picture and sound on a network through a server.例文帳に追加

ネットワーク上にて、サーバを介してＭＰＥＧ２準拠等の映像データや、動画や音声等マルチメディアデータを受信する際に、ＣＰＵの転送クロックの精度で制御でき、かつＣＰＵの処理負荷を軽減できる転送制御装置を提供する。 - 特許庁

For example, date information is obtained as the valid information, and when the date of the date information is tap-operated, the CPU starts an application to specify a schedule, and when the time of the date information is tap-operated, the CPU starts an application to specify a world clock.例文帳に追加

例えば、有用情報は日付情報であり、日付情報のうち年月日がタップ操作されると、ＣＰＵはスケジュールを規定するアプリケーションを起動し、日付情報のうち時刻がタップ操作されると、世界時計を規定するアプリケーションを起動する。 - 特許庁

This image forming apparatus comprises a CPU 1, an ASIC 2, a clock generating section 3, a RAM 4, a ROM 5, an external device I/F control section 6, an operation section 7, a display section 8, an engine I/F control section 9, a storing section 10 and a sub-CPU 11.例文帳に追加

本発明の画像形成装置は、ＣＰＵ１と、ＡＳＩＣ２と、クロック生成部３と、ＲＡＭ４と、ＲＯＭ５と、外部機器Ｉ／Ｆ制御部６と、操作部７と、表示部８と、エンジンＩ／Ｆ制御部９と、格納部１０と、サブＣＰＵ１１と、を有して構成される。 - 特許庁

In the general mode, the plane 1003 is connected to the CPU core 1001 and the outside by the control circuits 1002 and 1005 to perform power supply and clock supply to the plane 1003, while the connection of the plane 1004 to the CPU core 1001 and the outside is separated.例文帳に追加

通常モード時には、プレーン１００３を制御回路１００２、１００５によりＣＰＵコア１００１及び外部と接続しプレーン１００３に電源供給及びクロック供給を行い、プレーン１００４とＣＰＵコア１００１及び外部との接続を切り離す。 - 特許庁

A counter 21 gives the count of the signals from the comparator 20 to a CPU 10, and the CPU 10 uses a changeover device 6 to control the phase of the sampling clock and selects a switch 14 of a frequency correction circuit 11 depending on the count to control the frequency characteristic of the input video signal.例文帳に追加

カウンタ２１はこの信号のカウント値をＣＰＵ１０に与え、ＣＰＵ１０は切替器６によりサンプリングクロックの位相を制御し、カウント値に応じて周波数補正回路１１のスイッチ１４を切替えて入力映像信号の周波数特性を制御する。 - 特許庁

To enable CPU-to-CPU communication without needing a special circuit and enable transmission of a references frame, frame timing and reference clock without needing another physical interface, in a part between a baseband signal processing panel and an RF signal processing panel.例文帳に追加

ベースバンド信号処理パネルとＲＦ信号処理パネルとの間において、特別な回路を必要とせずにＣＰＵ間通信を可能とし、また他の物理インタフェースを必要とせずに基準フレーム、フレームタイミングおよび基準クロックを伝送することを可能とする。 - 特許庁

While a CPU 25 displays a time denoted by a clock circuit 24 on the liquid crystal display panel 12, the CPU 25 applies drive control to the solid-state image pickup device 14 to pick up the image of the object transmitted through the cells in an optical transmission state and the magic mirror 13.例文帳に追加

ＣＰＵ２５は，計時回路２４の示す時刻を液晶表示パネル１２に表示する一方，固体撮像装置１４を駆動制御して，液晶表示パネル１２の光透過状態にあるセルおよびマジックミラー１３を透過した被写体の像を撮像する。 - 特許庁

Power supply voltage stabilization determination circuit groups 105 to 107, at clock control timing that a clock control circuit 603 changes a system clock 618 into a high speed operation state from a low speed operation state, detects transition from a state in which a power supply voltage supplied to a CPU 604 and a peripheral logic 608 varies to a state in which the voltage is stabilized.例文帳に追加

電源電圧安定化判定回路群１０５〜１０７は、クロック制御回路６０３がシステムクロック６１８を低速動作状態から高速動作状態に変更するクロック制御タイミングにおいて、ＣＰＵ６０４や周辺ロジック６０８に供給される電源電圧が変動する状態から安定する状態への遷移を検出する。 - 特許庁

The clock controller is provided with a memory 2 for storing a control table selected by a signal outputted by the operation of a keyboard 3 or a mouse 4 and capable of selecting the frequency of a clock to be inputted to a CPU, the control table corresponding to the operation of the keyboard 3 or the mouse 4 is accessed from the memory 2 and the clock frequency is selected by the accessed signal.例文帳に追加

キーボード３やマウス４の操作による信号により選択されるとともにＣＰＵに入力されるクロックの周波数を選択するコントロールテーブルが記憶されたメモリー２を設け、キーボード３又はマウス４の操作に対応したコントロールテーブルを前記メモリー２より呼出し、呼出された信号によりクロックの周波数を選択するようにした。 - 特許庁

The CPU 9 specifies number of clock signals counted by the counter 13, when the reset signal is set from 'L' to 'H', and judges whether a drop of the power source voltage corresponds to the power interruption.例文帳に追加

ＣＰＵ９は、リセット信号が”Ｌ”から”Ｈ”となると、瞬断カウンタ１３がカウントしたクロック信号の個数を特定し、電源電圧の低下が瞬断に該当するか否かを判別する。 - 特許庁

A clock generating program is prepared by a sequence program (such as a ladder program) and stored in a program memory 212b provided in a CPU 21 of an PLC body part 2.例文帳に追加

ＰＬＣ本体部２のＣＰＵユニット２１（制御本体部）に設けられたプログラムメモリ２１２ｂに、クロック発生用のプログラムをシーケンスプログラム（ラダープログラムなど）で作成して記憶させておく。 - 特許庁

A CPU 1220 sets a frequency of an original data reading clock of a reader portion 1100 to a frequency corresponding to half of a frequency of one side reading mode through a scanner I/F 1210 (S402).例文帳に追加

ＣＰＵ１２２０は、スキャナＩ／Ｆ １２１０を介し、リーダ部１１００の原稿データ読取クロックの周波数を片面読取時の半分に対応する周波数に設定する（Ｓ４０２）。 - 特許庁

A CPU 10 outputs an address corresponding to a ROM 20 in a phase ϕ1 of a period bisecting a bus clock and outputs an address corresponding to a RAM 30 in a phase ϕ2 to a main address bus 41.例文帳に追加

ＣＰＵユニット１０はバスクロックを２分割した期間のフェーズΦ１でＲＯＭ２０に対するアドレスを、フェーズΦ２でＲＡＭ３０に対するアドレスをメインアドレスバス４１に出力する。 - 特許庁

Time information, that is generated by a CPU (143) for realizing wave ceptor clocks, is sent to a personal computer via a USB cable at a suitable timing, to correct the time in the built-in clock of the personal computer.例文帳に追加

電波時計用ＣＰＵ（１４３）にて生成される時刻情報は、パソコン内蔵時計の時刻修正のために、適当なタイミングで、ＵＳＢケーブルを経由して、パソコンに送り込まれる。 - 特許庁

A CPU (Central Processing Unit) 10 inside this microcomputer 1 sequentially reads data Dn from the ROM 20 in synchronism with a clock CLK supplied from an external tester 2, and makes the tester 2 inspect a reading speed and normality of the data Dn.例文帳に追加

マイクロコンピュータ1内のCPU10は、外部のテスタ2から供給されるクロックCLKに同期してROM20からデータDnを順次読み出し、テスタ2にデータDnの正常性と読出速度とを検査させる。 - 特許庁

To provide electronic device mounting equipment that is used in a CPU and suppresses the radiation of a clock signal including harmonic components from a heat sink as noise.例文帳に追加

本発明は、ＣＰＵ内部で使用され高調波成分を含むクロック信号が放熱板からノイズとして放射することを抑制可能な電子装置搭載機器を提供する。 - 特許庁

The F/F 3 tentatively holds the information of the operation parameter set from an asynchronously operated device control system CPU completely different from a main signal processing system clock 101 as being asynchronous as it is.例文帳に追加

Ｆ／Ｆ３は主信号処理系クロック１０１と全く別の非同期で動作する装置制御系ＣＰＵから設定される動作パラメータの情報を非同期のまま一旦保持する。 - 特許庁

A CPU 1 changes the frequencies of a received clock signal by setting another frequency in an internal register 10 when the signal 6 is outputted and remains as it is.例文帳に追加

ＣＰＵ１は通信エラー検出信号６が出力されたままである場合、内部レジスタ１０に別の周波数を設定することによって受信クロック信号の周波数の変更を行う。 - 特許庁

A printer control circuit board 31 comprises a CPU 32, a reference clock forming circuit 33, a speed discrimination forming circuit 34, a charge pump circuit 35 and an electric power conversion circuit 36.例文帳に追加

プリンタ制御基板３１はＣＰＵ３２、基準クロック作成回路３３、速度ディスクリ作成回路３４、チャージポンプ回路３５及び電力変換回路３６から構成されている。 - 特許庁

To provide a digital composite machine in which the cost can be decreased by applying magnification/reduction to image data without using a CPU and a DSP with an operating clock of a higher frequency.例文帳に追加

デジタル複合機において、動作クロックの周波数の高いＣＰＵやＤＳＰを用いることなく、画像データを迅速に拡大／縮小できるようにして、コストダウンを可能にする。 - 特許庁

To solve the problem that the frequency of a CPU clock cannot reach a certain level or above, when the processing efficiency of PDL data cannot be increased, because the power consumption of an actual apparatus is restricted.例文帳に追加

現実の装置は消費電力が制限されているため、ＰＤＬデータの処理効率を向上させる場合に、ＣＰＵクロックの周波数はある一定以上には高くできない。 - 特許庁

The door lock system 10 has an antenna 11, a transmitting-receiving part 12, a control part (CPU) 13, a personal identification number memory 15, a clock 16, a key lock part (a door lock) 17 and a personal identification number inputting part 18.例文帳に追加

ドアロックシステム１０は、アンテナ１１、送受信部１２、制御部（ＣＰＵ）１３、暗証番号メモリ１５、時計１６、キーロック部（ドアロック）１７および暗証番号入力部１８を備える。 - 特許庁

For example, the fee is represented by a value C1 found by multiplying the clock frequency F of a CPU, load mean value E, solver operation time T0, and the predetermined fee rate α together.例文帳に追加

例えば、ＣＰＵのクロック周波数Ｆ、負荷の平均値Ｅ、ソルバーの動作時間Ｔ０及び所定の料率αを乗じた値Ｃ１＝α×Ｆ×Ｅ×Ｔ０を料金とする。 - 特許庁

When the video data of the undiscriminatable resolution are input, a CPU 12a displays a video data input screen for causing the arbitrary resolution and a value of a pixel clock to be input on the screen.例文帳に追加

解像度が判別されない映像データが入力された際、ＣＰＵ１２ａは、画面上に任意の解像度とピクセルクロックの値とを入力させる映像データ入力画面を表示する。 - 特許庁

Thereby, because the CPU 13 operates at a higher clock number when the user having high proficiency to key operation operates a cellphone terminal 1, an operation response can be enhanced.例文帳に追加

これにより、キー操作に対する習熟度が高いユーザが携帯電話端末１を操作する場合、高いクロック数でＣＰＵ１３が動作するため、操作レスポンスを高くすることができる。 - 特許庁

A CPU 102 stores sample data in storage areas 200_1 and 200_2 in order according to a clock signal C output from an inverter 30 in each cycle twice as long as a sampling cycle.例文帳に追加

ＣＰＵ１０２は、サンプリング周期の２倍周期毎にインバータ３００から出力されるクロック信号Ｃに従って、格納領域２００＿１及び２００＿２に順にサンプルデータを格納する。 - 特許庁

The clock frequency control part 9 is composed of a frequency divider circuit 92 and a multiplier circuit 91 and frequency dividing ratio data and multiplication rate setting data from a CPU 7 are inputted to the respective circuits.例文帳に追加

クロック周波数調整部９は、分周回路９２と逓倍回路９１とからなり、ＣＰＵ７からの分周比設定データと逓倍率設定データとがその各々に入力される。 - 特許庁

Therefore, a photodetecting signal 4 with high level is outputted from the circuit 1, the clock signal 5 is supplied to the CPU 3 via the AND-gate, and it executes normal operation.例文帳に追加

したがって、光検出回路１より、ハイレベルの光検出信号４が出力され、クロック信号５がアンドゲートを介してＣＰＵ３に供給され、通常動作が実行される。 - 特許庁

When a cartridge in which a photosensitive material is wound is loaded in a paper loading part, cartridge presence/absence sensors S1 and S1' detect that and a CPU 101 begins to clock the time by a timer T1.例文帳に追加

紙装填部に感光材料を巻回するカートリッジが装填されると、カートリッジ有無センサＳ１、Ｓ１´によってこれが検知され、ＣＰＵ１０１は、タイマーＴ１による計時を開始する。 - 特許庁

The first and second LED 20, 22 are brought into states of disabling to be outputted when being in D-sleeping states 76 which are states of halting clock supply to the main CPU 36.例文帳に追加

メインＣＰＵ３６に対するクロック供給が停止されている状態であるＤスリープ状態７６では、第１及び第２ＬＥＤ２０，２２が出力不可状態にされる。 - 特許庁

A CPU 17 controls a clock generating circuit 21, a first power supply circuit 22, and a second power supply circuit 23 according to the energy-saving mode determined by the energy-saving mode determining section 16.例文帳に追加

ＣＰＵ１７は、省エネルギーモード決定部１６で決定された省エネルギーモードに従って、クロック発生回路２１、第１の電源回路２２、第２の電源回路２３を制御する。 - 特許庁

To provide a single chip microcomputer configured at a low cost having a timer which continues to perform a count operation even in a period when the supply of a clock signal to a CPU is stopped.例文帳に追加

ＣＰＵに対するクロック信号の供給が停止している期間においてもカウント動作を行ない続けるタイマを備えて低コストで構成可能なシングルチップマイクロコンピュータを提供する。 - 特許庁

Thus, the processing means 2 reads the information stored in the storage means 4 synchronously with a CPU clock signal (CLK) and executes the processing based on the read information.例文帳に追加

これにより、処理手段２は、ＣＰＵクロック信号（ＣＬＫ）に同期して記憶手段４に記憶されている情報を読み取り、読み取った情報に基づいて処理を実行する。 - 特許庁

To provide an infrared light signal processing system and a camera using the system capable of utilizing an existing infrared type remote control as it is and using a CPU whose acting clock is low.例文帳に追加

既存の赤外式リモコンがそのまま利用でき、且つ動作クロックの低いＣＰＵを使用できる赤外光信号処理方式、およびこの方式を用いたカメラを提供する。 - 特許庁

Because such respective signals are synchronized to a respective same clock signal, the noise superimposed on the driving signals applied on a display panel is constant for each of the CPU and video interface modes.例文帳に追加

ドライビング信号とチャージポンピング信号とが同じクロック信号に同期されるために、パネルに印加されるドライビング信号に重なるノイズがＣＰＵ及びビデオインターフェースモードで一定である。 - 特許庁

To correctly write the information of a bus cycle in a monitoring memory without delaying the bus cycle of a common bus executed by a master unit driven by a high speed CPU clock.例文帳に追加

高速なＣＰＵクロックで動作するマスタユニットが実行する共通バス上のバスサイクルを遅延させることなく、バスサイクルの情報を正しくモニタ用メモリに書き込むことを可能とする。 - 特許庁

When the CPU 5 is SH7065 of SH-DSP, the D/A converter 9 is incorporated and a clock generating circuit 11, a ROM 10 and the RAM 7 or the like are incorporated as well.例文帳に追加

ＣＰＵ５がＳＨ−ＤＳＰのＳＨ７０６５であれば、ＤＡ変換器９も内蔵しているし、クロック発生回路１１やＲＯＭ１０やＲＡＭ７も内蔵している。 - 特許庁

At that time, a CPU transmits a trigger to a sound source for every tempo clock (when an F8 of MIDI is generated, for example) and the trigger counter adds a prescribed value to a present value in accordance with the trigger.例文帳に追加

この場合、テンポクロック（例えば、ＭＩＤＩのＦ８が発生するとき）ごとに、ＣＰＵは、音源にトリガーを送り、該トリガーに応じてトリガーカウンタはその現在値に所定値を加算する。 - 特許庁

A main control CPU 52 starts measurement of game time t by means of a clock 55 (S13) when the number U1 of retained specific patterns is determined to be one or more (S12: Yes).例文帳に追加

主制御用ＣＰＵ５２は、特別図柄の保留数Ｕ１が１個以上であると判定した場合は（Ｓ１２：Ｙｅｓ）、クロック５５によって遊技時間ｔの計測を開始する（Ｓ１３）。 - 特許庁