「CPU clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A REF clock is supplied to the UART 7 in the software stop mode of the CPU core part 2, and a CPU clock is supplied in the usual operating state.例文帳に追加

また、ＣＰＵコア部２がソフトウェアストップモードにある時はＵＡＲＴ７にＲＥＦクロック、通常動作状態にある時はＣＰＵクロックを供給する。 - 特許庁

A sub clock oscillator 10 always supplies a low-speed clock common to the main CPU and the plurality of sub CPUs.例文帳に追加

サブクロック発振器１０は、メインＣＰＵと複数のサブＣＰＵに共通の低速クロックを常時供給する。 - 特許庁

A clock generation circuit 10 generates two clocks with a uniform phase, or a CPU clock CLK_CPU and a bus clock CLK_BUS.例文帳に追加

クロック生成回路１０は、互いに位相の揃った２つのクロック、即ちＣＰＵクロックＣＬＫ_ＣＰＵ並びにバスクロックＣＬＫ_ＢＵＳを生成する。 - 特許庁

A settable per-process clock that measures CPU time consumed by all threads in the process. 例文帳に追加

そのプロセスの全スレッドで消費される CPU 時間を計測するプロセス単位のクロック。 このクロックは設定可能である。 - JM

The CPU 31, the oscillator 35 and the frequency-dividing circuit 34 clock system time.例文帳に追加

ＣＰＵ３１、オシレータ３５及び分周回路３４は、システム時刻を計時する。 - 特許庁

To operate a computer with a CPU clock number suitable for operation proficiency of a user.例文帳に追加

ユーザの操作習熟度に適したＣＰＵクロック数でコンピュータを動作させる。 - 特許庁

A CPU 401 times the time information using the second clock signal.例文帳に追加

ＣＰＵ４０１は、第二クロック信号を使用して時間情報の計時を行う。 - 特許庁

When the detected temperatures of the CPU cores 50 to 56 increase and arrive at a prescribed temperature, a clock setting register 92 in a CPU clock generation part 90 is set to maximum magnification and the CPU clock magnification values of the other clock setting registers 94, 96, 98 are reduced lower than the maximum magnification.例文帳に追加

検出したＣＰＵコア５０〜５６の温度が高くなり、所定の温度となったときに、ＣＰＵクロック生成部９０のクロック設定レジスタ９２を最高倍率とし、それ以外のクロック設定レジスタ９４，９６，９８のＣＰＵクロック倍率を最高倍率よりも下げる。 - 特許庁

The clock generation circuit 10 switches the respective frequencies of the CPU clock CLK_CPU and the bus clock CLK_BUS according to the operation mode of an MCU.例文帳に追加

クロック生成回路１０は、ＭＣＵの動作モードに応じてＣＰＵクロックＣＬＫ_ＣＰＵおよびバスクロックＣＬＫ_ＢＵＳそれぞれの周波数を切り替える。 - 特許庁

The sampling circuit 103 uses the second clock to count cycles of the first clock and determines whether oscillation of the first clock has been stabilized to output a CPU clock supply permission signal.例文帳に追加

サンプリング回路１０３は、第２クロックを用いて第１クロックの周期をカウントし、第１クロックの発振が安定したか否かを判定し、ＣＰＵクロック供給許可信号を出力する。 - 特許庁

A clock control circuit 32, in a power saving period, stops the supply of clock signals to a CPU 11 and an ICTL 18.例文帳に追加

クロックコントロール回路３２は、節電期間では、ＣＰＵ１１及びＩＣＴＬ１８へのクロック信号の供給を停止する。 - 特許庁

A CPU 14 compares these values with a prescribed value to calculate a clock frequency to be outputted from a clock generator 15.例文帳に追加

この値をＣＰＵ１４で規定値と比較してクロックジェネレータ１５から出力すべきクロック周波数を算出する。 - 特許庁

The PLL circuit 3 synchronizes a CPU output clock signal f2 with the system clock signal f1 by adjusting skew.例文帳に追加

ＰＬＬ回路３は、スキュー調整することで、ＣＰＵ出力クロック信号ｆ２をシステムクロック信号ｆ１に同期させる。 - 特許庁

The CPU includes a method and a circuitry for sensing at least one dynamic CPU operating characteristics (140) while the CPU operates at a first clock rate (134).例文帳に追加

ＣＰＵが第１クロック速度で動作中に（１３４）少なくとも１つの動的ＣＰＵ動作特性を検出する（１４０）方法と回路を含む。 - 特許庁

To provide an LCD clock display device that reduces loads on a CPU and restrains wasteful power consumption by the CPU.例文帳に追加

ＣＰＵの負荷を軽減し、ＣＰＵにおける無駄な消費電力を抑制するＬＣＤ時計表示装置を提供する。 - 特許庁

The present time information is detected from a clock part 12 by a system CPU part 11.例文帳に追加

システムＣＰＵ部１１は、時計部１２から現在の時刻情報を検出する。 - 特許庁

The CPU suspends the clock to the portion in which operation is unnecessary at the standby state.例文帳に追加

ＣＰＵは、待機状態時に動作が不要な部分に対するクロックを停止する。 - 特許庁

METHOD FOR PROCESSING OPERATION CLOCK AND BUS SIGNAL OF CPU INCORPORATED IN PROGRAMMABLE CONTROLLER例文帳に追加

プログラマブルコントローラに内蔵するＣＰＵの動作クロックおよびバス信号の処理方法 - 特許庁

A clock part 4 notifies the CPU 1 of the time information at a fixed cycle.例文帳に追加

時計部４は一定周期で時間情報を中央処理装置１へ通知する。 - 特許庁

In the master CPU and the slave CPU that are cascadingly connected to each other, in order to calculate a clock frequency (or period) of the oscillation circuit on the target CPU side, a predetermined time transmitted from the other CPU connected to the target CPU is counted by the clock signal of the target CPU.例文帳に追加

カスケード接続されるマスターＣＰＵおよびスレーブＣＰＵにおいて、対象とするＣＰＵ側の発振回路のクロック周波数（又は周期）の算出において、対象ＣＰＵに接続された他のＣＰＵから送られた予め決められた所定時間を、その対象ＣＰＵのクロック信号でカウントする。 - 特許庁

A clock detection circuit 14, upon detecting the output stop of a clock signal 22 from the CPU 11, outputs a supply stop signal 23, and a clock stop circuit 13 in turn stops the supply of a reference clock 21 to the CPU 11.例文帳に追加

クロック検知回路１４はＣＰＵ１１からのクロック信号２２の出力が停止したことを検知すると供給停止信号２３を出力し、これを受けたクロック停止回路１３はＣＰＵ１１への基準クロック２１の供給を停止する。 - 特許庁

The master clock is GPS-calibrated, and an accurate clock is used to drive NCOs for the mobile telephone part and host CPU.例文帳に追加

マスタクロックはＧＰＳ較正され、携帯電話部及びホストＣＰＵ用のＮＣＯを駆動するために正確なクロックが使用される。 - 特許庁

A clock multiplication rate in the CPU 1 is lowered when it exceeds an upper limit temperature, and the clock multiplication rate is raised when it falls below a lower limit temperature.例文帳に追加

上限温度を超えると、ＣＰＵ１中のクロック逓倍率を下げ、下限温度を下まわったら、クロック逓倍率を上げる。 - 特許庁

When a CPU 1 enters in a sleep mode and an internal clock is stopped, a clock detection circuit 3 being hardware detects this matter.例文帳に追加

ＣＰＵ１がスリープモードに入って内部クロックが停止されたとき、このことをハードウェアであるクロック検知回路が検知する。 - 特許庁

To realize a storage device which can respond to a high-speed CPU system, without making the system complicated by operating a CPU having a high clock rate and a memory with a speed lower than that of the CPU by making it operate at single clock.例文帳に追加

クロック速度の速いＣＰＵとＣＰＵより速度の遅いメモリを単一のクロックで動作させることにより、システムを複雑化させることなく、高速ＣＰＵシステムに対応できる記憶装置を実現する。 - 特許庁

When the CPU 41 operates on a clock signal of low frequency and the CPU in the module 2 is stopped, a starting part 52c controls the adjusting part in the module 2 to set the frequency of the clock signal to a low frequency, supplies the clock signal of low frequency to the CPU in the module 2, and causes the CPU to perform the same process as the CPU 41.例文帳に追加

起動部５２ｃは、ＣＰＵ４１が低周波数のクロック信号で動作し、かつ、モジュール２内のＣＰＵが停止している場合、モジュール２内の調整部を制御して、クロック信号の周波数を低周波数に設定してモジュール２内のＣＰＵに低周波数のクロック信号を供給し、そのＣＰＵにＣＰＵ４１と同一処理を行わせる。 - 特許庁

CLOCK GENERATING CIRCUIT AND METHOD FOR CPU PERIPHERAL DEVICE例文帳に追加

ＣＰＵ周辺装置用クロック生成回路及びそのＣＰＵ周辺装置用クロック生成方法 - 特許庁

The CPU 160 is connected to a clock oscillator 170 and a gate driving circuit 180.例文帳に追加

ＣＰＵ１６０は、クロック用発信器１７０とゲート駆動回路１８０とに接続される。 - 特許庁

The counter part 16 counts the clock 18 for CPU and generates timing for bus access inhibition.例文帳に追加

カウンタ部１６は、ＣＰＵ用クロック１８でカウントし、バスアクセス禁止のタイミングを作り出す。 - 特許庁

When the cursor is stopped, a CPU 19 makes a timer 20 clock the cursor stop time.例文帳に追加

ＣＰＵ１９は、カーソルが停止した場合、タイマ２０にカーソルの停止時間を計時させる。 - 特許庁

On a ROM 11, a program including instructions for stopping the supply of clock signals from a clock generator 13 to a CPU 17 or from a clock generator 14 to a CPU 18 in addition to instructions that the CPU 17 or 18 processes is stored.例文帳に追加

ＲＯＭ１１には，ＣＰＵ１７または１８が処理する命令に加えて，クロック発生器１３からＣＰＵ１７への，または，クロック発生器１４からＣＰＵ１８への各クロック信号の供給を停止する命令を含んだプログラムが記憶されている。 - 特許庁

When the frequency of the sampling clock is changed, the CPU of the first or second signal generator calculates the clock number of the sampling clock and phase equivalent to the delay amount of the communication.例文帳に追加

第１又は第２信号発生装置のＣＰＵは、サンプリング周波数が変更されると、通信遅延量に相当するサンプリング・クロックのクロック数と位相を計算する。 - 特許庁

The clock control circuit 32, when receiving the input of the clock controller start signal from the UART 24, resumes the supply of clock signals to the CPU 11 and ICTL 18.例文帳に追加

クロックコントロール回路３２は、ＵＡＲＴ２４からのクロックコントローラ起動信号を入力されると、ＣＰＵ１１及びＩＣＴＬ１８へのクロック信号の供給を再開する。 - 特許庁

The second CPU 30 controls the change of the frequency of the clock supplied to the second CPU based on processing request received from the first CPU 20 and operational state of the second CPU.例文帳に追加

第２のＣＰＵ３０は、第１のＣＰＵ２０から受けた処理要求及び第２のＣＰＵの可動状況等に基づき、第２のＣＰＵに供給するクロックの周波数の変更を制御する。 - 特許庁

The clock control unit 12 reads an instruction of the program out of the ROM 11 and stops supplying the clock signal from the clock generator 13 when the instruction is an instruction for stopping the supply of the clock signal to the CPU 17 or stops supplying the clock signal from the clock generator 14 when the instruction is an instruction for stopping the supply of the clock signal to the CPU 18.例文帳に追加

クロック制御装置１２は，ＲＯＭ１１からプログラムの命令を読み出し，この命令がＣＰＵ１７へのクロック信号の供給を停止する命令である場合には，クロック発生器１３からのクロック信号の供給を停止し，この命令がＣＰＵ１８へのクロック信号の供給を停止する命令である場合には，クロック発生器１４からのクロック信号の供給を停止する。 - 特許庁

To provide a temperature control circuit for a CPU capable of changing the clock frequency and power supply voltage for the CPU while the operation standard of the CPU is satisfied.例文帳に追加

ＣＰＵの動作規格を満足させた状態で、ＣＰＵのクロック周波数と、電源電圧を変化させることができるＣＰＵの温度制御回路を提供する。 - 特許庁

If the CPUs in an SMP system have different clock sources then there is no way to maintain a correlation between the timer registers since each CPU will run at a slightly different frequency. 例文帳に追加

SMP システムの各 CPU が別々のクロック源を持つ場合、タイマレジスタ間の相互関係を管理する方法はない。 これは各 CPU が微妙に異なる周波数で動作するためである。 - JM

The server rack system sets the CPU clock frequencies of a plurality of servers while shifting the frequencies in each predetermined shift width, and controls the CPU clock frequencies of the plurality of servers to circulate the frequencies in each constant time.例文帳に追加

複数のサーバのＣＰＵクロック周波数を所定シフト幅づつずらして設定し、且つ、複数のサーバのＣＰＵクロック周波数を一定時間毎に巡回させるように制御する。 - 特許庁

Clock pulses outputted from a 1st CPU 11 are supplied to the set terminal of an RS flip-flop 13 and clock pulses outputted from a 2nd CPU 12 are supplied to the reset terminal.例文帳に追加

ＲＳフリップフロップ１３のセット端子には、第１ＣＰＵ１１から出力されたクロックパルスが与えられ、リセット端子には、第２ＣＰＵ１２から出力されたクロックパルスが与えられる。 - 特許庁

As for the clock frequency to be supplied to the CPU core continuously operating in the low power consumption mode of equipment, the other CPU core controls the frequency change of a clock oscillator.例文帳に追加

又、機器の低消費電力モード時に動作し続けるＣＰＵコアへ供給するクロック周波数は、他のＣＰＵコアがクロック発振器の周波数変更を制御するよう構成する。 - 特許庁

The frequency of a clock signal supplied from a clock control circuit 7 to a CPU 8 and a voltage supplied from a power source 6 to the CPU 8 are controlled based upon the prediction result.例文帳に追加

そして、その予測結果を基に、クロック制御回路７からＣＰＵ８に供給するクロック信号の周波数、電源６からＣＰＵ８に供給する電圧を制御する。 - 特許庁

The integrated circuit device 10 having the network function comprises a functioning first CPU 20, a second CPU 30, control channels 50-1 and 50-2 for performing communications between the first CPU and the second CPU, and a clock controller 40 for controlling change or the like of frequency of the clock supplied to the first CPU and the second CPU.例文帳に追加

ネットワーク機能を有する集積回路装置１０であって、機能する第１のＣＰＵ２０と、第２のＣＰＵ３０と、第１のＣＰＵと第２のＣＰＵの通信を行う制御チャネル５０−１５０−２と、第１のＣＰＵ及び第２のＣＰＵに供給するクロックの周波数の変更等を制御クロックコントローラ４０とを含む。 - 特許庁

This clock controller 1 increases the clock number of a CPU 13 as the frequency of depression of a key within a frequency calculation time is higher.例文帳に追加

クロック制御装置１は、頻度算出時間内におけるキーの押下の頻度が高いほど、ＣＰＵ１３のクロック数を向上させる。 - 特許庁

A PLL circuit 18 to stabilize the main clock is inserted between the main clock oscillation circuit 16 and the CPU 11.例文帳に追加

メインクロック発振回路１６とＣＰＵ１１との間には、メインクロックの安定化を図るためのＰＬＬ回路１８が挿入されている。 - 特許庁

A clock frequency control module 13 supplies a clock of a prescribed frequency to the CPU 11 executing the application program.例文帳に追加

アプリケーションプログラムを実行するＣＰＵ１１に対してクロック周波数制御モジュール１３が所定の周波数のクロックを供給する。 - 特許庁