「CPU clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The CPU 5 conducts interface function processing in response to the data transfer rate of the network on the basis of the obtained clock signal.例文帳に追加

ＣＰＵ５は、得られたクロック信号に基づき、ネットワークのデータ転送レートに応じたインタフェース機能処理を行う。 - 特許庁

This microcomputer includes the CPU for receiving a supply of a CPU clock to execute a command, the input and output circuit for receiving a CPU processing request from an external circuit, and a monitoring control circuit for carrying out a monitoring operation of accessing the input and output circuit, in a sleep period of the CPU, to detect the CPU processing request.例文帳に追加

マイクロコンピュータは、ＣＰＵクロックの供給を受けて、命令を実行するＣＰＵと、外部回路からＣＰＵ処理要求を受ける入出力回路と、ＣＰＵのスリープ期間に、入出力回路にアクセスして、ＣＰＵ処理要求を検出する監視動作を行う監視制御回路とを具備する。 - 特許庁

On the basis of the detection, a clock control part 106 reduces the power consumption by supplying a clock signal of a frequency lower than a maximum clock frequency to the CPU 103 or the HWE 104 that involve latency if operated at the maximum clock frequency.例文帳に追加

クロック制御部１０６は上記検出に基づいて、ＣＰＵ１０３およびＨＷＥ１０４を最高クロック周波数で動作させた場合に待ち時間が生じる方に、最高クロック周波数よりも低い周波数のクロック信号を供給することにより、消費電力が小さくなるようにする。 - 特許庁

When the clock rate for the CPU is changed, image drawing speed also is changed, and therefore the processing wait is extended (ST8, ST4) if the clock rate is high, while the processing wait is shortened (ST6, ST4) if the clock rate is low, thus causing the change in the clock rate to be apparently unnoticeable.例文帳に追加

ＣＰＵのクロックを変化させると、画面描画の速度も変化するので、クロックが高い場合には処理ウエイトを長くし（ＳＴ８、ＳＴ４）、クロックが低い場合には、処理ウエイトを短くして（ＳＴ６、ＳＴ４）見かけ上クロックの変化を感じさせないようにする。 - 特許庁

The main microcomputer 10 comprises a DPLL circuit 23 multiplying the reference clock signal to a predetermined first multiplied number to generate an operation clock signal (64 MHz), and a CPU 11 in the main microcomputer 10 operates synchronously with the operation clock signal.例文帳に追加

メインマイコン１０は、基準クロック信号を所定第１逓倍数に逓倍し、動作クロック信号（６４ＭＨｚ）として生成するＤＰＬＬ回路２３を備え、メインマイコン１０内のＣＰＵ１１はこの動作クロック信号に同期して動作する。 - 特許庁

The sub-microcomputer 40 comprises a DPLL circuit 51 multiplying the reference clock signal to a predetermined multiplied number to generate an operation clock signal (32 MHz), and a CPU 41 in the sub-microcomputer 40 operates synchronously with this operation clock signal.例文帳に追加

また、サブマイコン４０は、基準クロック信号を所定第２逓倍数に逓倍し、動作クロック信号（３２ＭＨｚ）として生成するＤＰＬＬ回路５１を備え、サブマイコン４０内のＣＰＵ４１はこの動作クロック信号に同期して動作する。 - 特許庁

The external device 30a is inputted a start request signal (S400), outputs an ON signal to an external clock crystal oscillator 40 (S500), and the external clock crystal oscillator 40 outputs an external clock to the CPU 10 (S600).例文帳に追加

外部デバイス３０ａが起動要求信号を入力し（Ｓ４００）、外部クロック水晶発振子４０に「オン」信号を出力し（Ｓ５００）、外部クロック水晶発振子４０は外部クロックをＣＰＵ１０に出力する（Ｓ６００）。 - 特許庁

Since the CPU 31 only transmits the data independently from an operation of a CPU in the electronic machine, an operation clock of the CPU 31 can be remarkably reduced, and also its power consumption can be remarkably reduced.例文帳に追加

ＣＰＵ３１は電子機器側ＣＰＵの動作とは独立に前記データを一方的に送信するだけであるため、ＣＰＵ３１の動作クロックを著しく下げることが出来ると共に、その消費電力を著しく低下させることができる。 - 特許庁

The CPU 1220 controls a reader control section 1130 to transfer the front side data at a leading edge of a transfer clock and transfer back side data at a trailing edge of the transfer clock (S407).例文帳に追加

ＣＰＵ１２２０は、リーダ制御部１１３０を制御して、転送クロックの立上がりエッジで表面のデータを転送し転送クロックの立下りエッジで裏面のデータを転送する（Ｓ４０７）。 - 特許庁

When the sleep mode is released and the internal clock of the CPU resumes its operation, the I/O signal becomes passable through the gate circuit 5 again because a detection output of the clock detection circuit is eliminated.例文帳に追加

スリープモードが解除されＣＰＵの内部クロックが動作を再開したときには、クロック検知回路の検知出力がなくなるため、再度、Ｉ／Ｏ信号がゲート回路５を通過可能となる。 - 特許庁

An image forming apparatus includes: CPU 200 having a clock oscillator 210 and a communication control unit 211; and ASIC 203 having a clock oscillator 221, a control unit 223, and a port register 224.例文帳に追加

画像形成装置は、クロック発振器２１０、通信制御部２１１を有するＣＰＵ２００、クロック発振器２２１、制御部２２３、ポートレジスタ２２４を有するＡＳＩＣ２０３を備える。 - 特許庁

The request generating circuit 22 continues operation even after the CPU 20 transfers to the low electric power consumption mode by using a clock signal generated by a clock signal generating circuit 21.例文帳に追加

リクエスト発生回路２２はクロック信号発生回路２１によって発生されるクロック信号を利用してＣＰＵ２０が低消費電力モードに移行した後においても動作を継続する。 - 特許庁

The read data are inputted to a parallel/ serial converting circuit 3, converted from parallel data into serial data by a clock generated by a clock generating circuit 5, and supplied to a CPU 4.例文帳に追加

読出されたデータはパラレル／シリアル変換回路３に入力され、クロック発生回路５で発生されるクロックによってパラレルデータからシリアルデータに変換され、ＣＰＵ４に供給される。 - 特許庁

A sequence control section 22 supplies a master clock signal MCK as an internal clock signal ICK via a gate section 11 on receipt of a start instruction from a CPU via an IF section 23.例文帳に追加

ＩＦ部２３を介してＣＰＵから開始命令を受けると、シーケンス制御部２２はゲート部１１を介してマスタークロック信号ＭＣＫを内部クロック信号ＩＣＫとして供給する。 - 特許庁

In an I/O control device 14, a bus monitoring clock control part 25 monitors a bus access signal of a sub CPU (Central Processing Unit) 22, and individually designates and controls a frequency of an operation clock supplied to each part inside the I/O control device 14 and the sub CPU 22 from a clock generator based on a monitoring result of the bus access signal.例文帳に追加

Ｉ／Ｏ制御用デバイス１４は、バス監視クロック制御部２５が、サブＣＰＵ２２のバスアクセス信号を監視し、該バスアクセス信号の監視結果に基づいて、クロックジェネレータからサブＣＰＵ２２及びＩ／Ｏ制御用デバイス１４内の各部に供給される動作クロックの周波数を個別に指定制御する。 - 特許庁

To provide an SD (Secure digital) card controller which does not use a CPU for clock temporary stop control for each sector address in continuous read access to an SD card, and to provide a control method, a program, and a storage medium.例文帳に追加

SDカードへ連続リードアクセスを行う際、セクタアクセス毎のクロック一時停止制御にCPUを介在させないSDカードコントローラ、制御方法、プログラム、及び記憶媒体を提供する。 - 特許庁

A clock control circuit 10 outputs one of the first clocks 7 from the first CPU 1 and the second clocks 8 from the second CPU 2 to the first FIFO 3 as the transfer clocks 9.例文帳に追加

クロック制御回路１０は、第１ＣＰＵ１からの第１クロック７と第２ＣＰＵ２からの第２クロック８との一方を転送クロック９として第１ＦＩＦＯ３に出力する。 - 特許庁

To solve a problem on the waste consumption of an electric current in a PLL when the supply of a CPU clock to an UART is kept without switching the PLL to a standby state, in the software stop mode of a CPU.例文帳に追加

ＣＰＵのソフトウェアストップモード時に、ＰＬＬをスタンバイ状態とせずに、ＵＡＲＴにＣＰＵクロックを供給したままとしているが、ＰＬＬの消費電流が無駄になってしまう。 - 特許庁

Resolver output signals Vsin, Vcos are sampled in their amplitude peaks, and its timing is also controlled by a time base part 206 and synchronized to the clock of the CPU 202.例文帳に追加

一方、ＣＰＵ２０２は、そのクロックに同期してレゾルバ出力のサンプリングやサーボ制御ループの起動信号を生成する。 - 特許庁

At this time, the CPU imparts the clock pulses of the period shorter than that to the sensor in outputting the necessary sensor data when outputting the unnecessary sensor data.例文帳に追加

この際、不要なセンサデータの出力時には必要なセンサデータの出力時に比べて短い周期のクロックパルスを与える。 - 特許庁

To allow a CPU which operates with an external clock to reduce the power consumption of the electronic equipment.例文帳に追加

本発明は、外部クロックにより動作するＣＰＵにおいて、電子機器の底消費電力方式を行うことを目的とする。 - 特許庁

To provide a microcontroller capable of operating its internal resource at the original speed even if the clock frequency of a CPU varies.例文帳に追加

ＣＰＵのクロック周波数を変更しても内部のリソースを元の速度で動作させることができるマイクロコントローラを提供する。 - 特許庁

To positively stop an engine in case of needing to stop the engine when a CPU clock stops.例文帳に追加

従来のＥＣＵでは、ＣＰＵのクロックが停止した場合等、エンジンを停止させる必要がある場合に、確実にエンジンを停止させる。 - 特許庁

The CPU imparts the clock pulse of the period shorter than that when outputting the necessary sensor data, when outputting the unnecessary sensor data.例文帳に追加

この際、不要なセンサデータの出力時には必要なセンサデータの出力時に比べて短い周期のクロックパルスを与える。 - 特許庁

A main control CPU 52 determines whether or not the current date is a specific day (S11) with reference to a clock 55 (S10).例文帳に追加

主制御用ＣＰＵ５２は、クロック５５を参照し（Ｓ１０）、現在の日付が特定日であるか否かを判定する（Ｓ１１）。 - 特許庁

The CPU 1 outputs lighting control signals to respective segment signal lines S0-S2 at a timing corresponding to the driving clock.例文帳に追加

一方、ＣＰＵ１は、前記駆動クロックに応じたタイミングで、各セグメント信号線Ｓ０〜Ｓ２への点灯制御信号を出力する。 - 特許庁

A selector 3 switches connection to the first clock line corresponding to the setting value of the changeover register 2 without the intervention of the CPU.例文帳に追加

セレクタ３は、ＣＰＵの介在無しに、切替えレジスタ２の設定値に従って第１クロックライン１１へ接続を切換える。 - 特許庁

A CPU 10 discriminates whether or not the communication quality by the radio communication is deteriorated from a prescribed level in clock control by a clock control program 12a and allows a clock selection circuit 14a in the frequency circuit 14 to select a frequency different from the present frequency when the CPU 10 discriminates that the quality is deteriorated from the prescribed level and the information processing unit is operated at the operating clock with the frequency.例文帳に追加

ＣＰＵ１０は、クロック制御プログラム１２ａによるクロック制御において、無線通信による通信品質が所定レベルより悪化したか否かを判別し、所定レベルより悪化したと判別された場合には現在と異なる周波数を周波数回路１４においてクロック選択回路１４ａにより選択させて、その周波数の動作クロックにより動作する。 - 特許庁

The Pachinko machine 100 includes; bus wiring 422 for transmitting game data while connecting the CPU 404 and the SDRAM 408; a clock-output circuit 405 which outputs a clock signal SDCLK for synchronizing the CPU 404 and the SDRAM 408; and a clock line, which is wired shorter in length than the bus wiring 422, for transmitting the clock signal SDCLK while connecting the clock-output circuit 405 and the SDRAM 408.例文帳に追加

パチンコ機１００は、ＣＰＵ４０４とＳＤＲＡＭ４０８を接続するとともに遊技データを送信するためのバス配線４２２と、ＣＰＵ４０４とＳＤＲＡＭ４０８が同期を取るためのクロック信号ＳＤＣＬＫを出力するクロック出力回路４０５と、バス配線４２２より長さが短く配線され、クロック出力回路４０５とＳＤＲＡＭ４０８を接続するとともにクロック信号ＳＤＣＬＫが送信されるクロック線とを有している。 - 特許庁

The asynchronous circuit which processes an asynchronous signal that is not synchronous to a clock pulse string of a CPU side of the invention comprises a pseudo-clock generating means 13, which receives the asynchronous signal as an input signal and generates a pseudo-clock based on the input signal.例文帳に追加

本発明のＣＰＵ側のクロックパルス列に同期しない非同期信号を扱う非同期回路であって、非同期信号を入力信号として受け、入力信号に基づいて擬似クロックを生成する擬似クロック生成手段１３を備える。 - 特許庁

The data latched by the latch circuit is a value (indefinite value) obtained by counting clock signals given from the second oscillation circuit outputting the clock signals asynchronous with the clock signal from the first oscillation circuit deciding the CPU motion frequency.例文帳に追加

ラッチ回路でラッチされているデータは、カウンタが、ＣＰＵの動作周波数を決める第１発振回路からのクロック信号とは同期しないクロック信号を出力する第２発振回路からのクロック信号をカウントした値であって不定な値である。 - 特許庁

In this animal managing system, CPU 37 is operated with a low speed clock 37A to save a consumed electric power, when a special process is not performed, and when a process for obtaining an individual-related information is carried out, the low speed clock 37A is switched into a high speed clock 37B.例文帳に追加

ＣＰＵ３７は、特別な処理を何も行わないときには低速クロック３７Ａで稼働して消費電力を抑え、個体関連情報の取得処理を行う際には、低速クロック３７Ａから高速クロック３７Ｂに切り換わる。 - 特許庁

This device has a quartz oscillator for outputting a clock signal and the frequency-diffused oscillator for outputting a frequency-diffused clock signal, and the clock signal outputted to a circuit block inside an integrated circuit is switched based on an instruction from a CPU.例文帳に追加

クロック信号を出力する水晶発振器と周波数拡散させたクロック信号を出力する周波数拡散発振器を有し、ＣＰＵからの指示に基いて集積回路装置内の回路ブロックへ出力するクロック信号を切換える。 - 特許庁

When the standby mode is set by a mode signal MD coming from the CPU 50, FFs 12, 25 are reset to stop a high-speed clock source 13 while low-speed clocks LCK are selected by a selection signal SL and supplied to the CPU 50 as clock signals CLK.例文帳に追加

ＣＰＵ５０からのモード信号ＭＤで待機モードが設定されると、ＦＦ１２，２５がリセットされ、高速クロック源１３が停止されると共に、選択信号ＳＬで低速クロックＬＣＫが選択されてクロック信号ＣＬＫとしてＣＰＵ５０に供給される。 - 特許庁

This semiconductor integrated circuit is provided with a CPU (101) as a master module; an IP (107) as a functional module; and a power/clock control bridge (104) for relaying access between the CPU and the IP, and for controlling at least one of power supply and clock supply to the IP.例文帳に追加

マスタモジュールとなるＣＰＵ（１０１）と、機能モジュールであるＩＰ（１０７）と、ＣＰＵとＩＰ間のアクセスを中継すると共に、ＩＰへの電力供給とクロック供給の少なくとも一方を制御する電力・クロック制御ブリッジ（１０４）とを備える。 - 特許庁

A counter is connected to the state indicator and a system clock, it receives a measured value of system time from the system clock, it receives data related to the indication when the CPU is in the first state, and it generates a counter value indicating time the CPU is in the first state.例文帳に追加

カウンタは状態インジケータおよびシステムクロックに接続し、システムクロックからシステム時間の計測値を受け取り、ＣＰＵが第１の状態の時に、表示に関連するデータを受け取り、ＣＰＵが第１の状態である時間を示すカウンタ値を生成する。 - 特許庁

If receiving a temperature abnormality signal under the situation where the CPU 41 operates on a clock signal of the reference frequency and a CPU in a module 2 is stopped, a setting part 52b controls an adjusting part 42 to set the frequency of the clock signal to a low frequency.例文帳に追加

設定部５２ｂは、ＣＰＵ４１が基準周波数のクロック信号で動作し、かつ、モジュール２内のＣＰＵが停止している状況下で温度異常信号を受け付けると、調整部４２を制御してクロック信号の周波数を低周波数に設定する。 - 特許庁

When supply of a clock signal from the oscillation circuit part 113 to a CPU circuit part 114 is restarted, the CPU circuit part 114 restarts power supply from the power source part 3 to the hardware part 2 after the operation of the CPU circuit part 114 is stabilized.例文帳に追加

発振回路部１１３からＣＰＵ回路部１１４に対するクロック信号の供給が再開されるとＣＰＵ回路部１１４の動作安定後、ＣＰＵ回路部１１４は電源部３からハードウェア部２に対する電源供給を再開させる。 - 特許庁

A gate section 11 is closed to stop the reception clock signal RCK when receiving a stop instruction from the CPU or when the reception is completed.例文帳に追加

ＣＰＵから停止命令を受けた時や、受信が完了した時にゲート部１１を閉じて受信クロック信号ＲＣＫを停止する。 - 特許庁

The CPU section 11 detects a direction of the sunray on the basis of present time information and date information outputted from a clock section 16.例文帳に追加

ＣＰＵ部１１は、時計部１６が出力する現在時刻情報および日付情報に基づき太陽光の向きを検出する。 - 特許庁

After the completion of the data transfer, an FF 19 is set with a completion signal FIN, and the clock signal CKL to the CPU 11 is stopped.例文帳に追加

データ転送終了後、終了信号ＦＩＮによってＦＦ１９をセットし、ＣＰＵ１１へのクロック信号ＣＬＫを停止する。 - 特許庁

The CPU 109 decides the amount of delay of the delay clock or producing the pulsed light so that the amplitude of the reproduced signal is maximized.例文帳に追加

ＣＰＵ１０９は、再生信号の振幅が最大となるようにパルス光を生成するための遅延クロックの遅延量を決定する。 - 特許庁

When power is supplied, a CPU 610 determines whether a cyclical timing signal has been supplied from a clock circuit 300.例文帳に追加

ＣＰＵ６１０は、電力が供給されると、時計回路３００から周期的なタイミング信号が供給されたか否かを判別する。 - 特許庁

When receiving the throttle control command signal, a chip set 39 starts throttle control of reducing the frequency of a clock of a CPU 11.例文帳に追加

チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。 - 特許庁

The CPU determines a clock frequency based on the required throughput stored according to the content of circumstance.例文帳に追加

そして、ＣＰＵは、予め各外部状況内容に応じて記憶してある必要処理能力に基づき、クロック周波数を決定する。 - 特許庁