「CPU clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Thus, a CPU randomly generates an optional numerical value on the basis of a program, converts the optional numerical value to a voltage and supplies it to the input terminal of a crystal oscillator, and the crystal oscillator controls (changes the frequency of) the clock to be supplied to the random number counter by the change of the voltage.例文帳に追加

このため、ＣＰＵが任意の数値をプログラムに基づきランダムに生成し、当該任意の数値を電圧に変換して水晶発振器の入力端子に供給し、この水晶発器が電圧の変化により乱数カウンタに与えるクロックを制御（周波数変化）する。 - 特許庁

The CPU 9 uses a clock function to compare start information denoting a program start time in program data with a current time, discriminates the start of a program broadcast on a different channel when they are coincident and automatically starts display control to execute a picture- in-picture(PIP) display mode.例文帳に追加

ＣＰＵ９は時計機能を用いて番組データ内の番組開始時間を示す開始情報と現在時刻とを比較し、一致している場合には裏番組が始まったとを判断し、自動的にＰＩＰ表示モードを実行させるように表示制御を起動する。 - 特許庁

When the trigger signal is inputted from the temperature controller, the CPU changes the frequency of the clock signal according to the detected temperature, and updates the trigger temperatures of the temperature controller at two points to the trigger temperature lower than the detected temperature and the trigger temperature higher than the detected temperature.例文帳に追加

ＣＰＵは、温度コントローラからトリガー信号が入力したとき、その検出温度に応じてクロック信号の周波数を変更し、温度コントローラの二点のトリガー温度を、前記検出温度より低いトリガー温度と検出温度より高いトリガー温度とに更新する。 - 特許庁

A notebook computer 1 includes a throttle control part 80 for performing throttle control for reducing a clock frequency of a CPU 11, and a battery charge control part 70 for controlling a charging current to a battery 44, and can perform two power saving control of the throttle control and battery charge control.例文帳に追加

ノート型パソコン１は、ＣＰＵ１１のクロック周波数を下げるスロットル制御を行わせるスロットル制御部８０と、バッテリ４４への充電電流を制御するバッテリ充電制御部７０とを有し、スロットル制御とバッテリ充電制御の２つの省電力制御が可能となっている。 - 特許庁

To solve the problem that a memory access time increases since control synchronized with the clock of a transmission destination is required at the time of transmitting memory access signals between a CPU operated asynchronously with a memory and the memory in a device for accessing the memory from a plurality of the CPUs operated asynchronously with each other.例文帳に追加

互いに非同期に動作する複数のＣＰＵからメモリアクセスを行う装置では、メモリと非同期に動作するＣＰＵとメモリの間のメモリアクセス信号の伝達を行うにあたり、伝達先のクロックに同期化させる制御が必要となるため、メモリアクセス時間が増加してしまう。 - 特許庁

When a test signal is inputted to a state-transiting means 8 from the outside, the state transiting means 8 stops an operation clock to be supplied to each part of a controller, also stops each part of the controllers for a CPU 1, a ROM 2, a RAM 3, etc., and transits the microcontroller to a standby mode.例文帳に追加

外部から状態遷移手段８にテスト信号が入力されると、状態遷移手段８がコントローラ各部に供給する動作クロックを停止させ、かつＣＰＵ１、ＲＯＭ２、ＲＡＭ３等のコントローラ各部を停止状態にしてマイクロコントローラをスタンバイモードに遷移させる。 - 特許庁

At the time of an exercise, as long as the pulse rate stays between the upper limit value and the lower limit value, a CPU 308 increases an accumulated time which is stored in a RAM 309 with an interval based on a clock pulse which is fed from an oscillation circuit 311 and a dividing circuit 312.例文帳に追加

運動時において上記脈拍数が上限値と下限値との間にある間は、ＣＰＵ３０８は、発振回路３１１および分周回路３１２より供給されるクロックパルスに基づく間隔で、ＲＡＭ３０９に記憶されている累積時間をインクリメントする。 - 特許庁

Based on the outputs of the photographing position detector 13 and the clock 14, an MPU (Main CPU) 11 changes the sorting method at sorting and showing pictures on a display 21 according to the time information, the photographing position information and the number of taken pictures.例文帳に追加

そして、上記撮影位置検出部１３と時計部１４の出力に基づき、ＭＰＵ１１にて上記時間情報及び撮影位置の情報及び撮影した写真の枚数に従って表示部２１に写真を分類表示する時の分類方法が変更可能になる。 - 特許庁

An MMR 1 is provided with a Stop 17 switch and a CPU 16 broadcasts to a serial transmission line 4 a transmit signal including operation bits with an inverse contact signal which is turned ON when the Stop switch is opened and clock bits obtained by integrating the number of clocks of a transmitter 15 by monitor cycles.例文帳に追加

ＭＭＲ１にＳｔｏｐ１７スイッチを設け、ＣＰＵ１６がＳｔｏｐスイッチの開放時にＯＮとなる逆接点信号を稼動ビットと、また発信機１５のクロック数を監視周期毎に積算したクロックビットとを含む送信信号をシリアル伝送線４にブロードキャストする。 - 特許庁

In this system, a multiplying rate of the second PLL 123 for generating a clock signal to the high-speed operation part is changed to make an operation frequency for the high-speed operation part such as a CPU 60, a high-speed bus 70 and an SDRAM 140 in a inspection processing time get higher than that in a usual operation time.例文帳に追加

検査処理時には、ＣＰＵ６０、高速バス７０、及びＳＤＲＡＭ１４０等の高速動作部の動作周波数が通常動作時の動作周波数よりも高くなるように、高速動作部に対するクロック信号を生成する第２ＰＬＬ１２３の逓倍率を変更する。 - 特許庁

Further, a 2nd communication line 220 may be used in common to transmit a synchronizing clock needed to perform the on-chip debugging with the pin-saving type debugging tool and transmit the run/break signal signal indicating whether the CPU is in the run state or break state.例文帳に追加

また第２の通信ライン２２０を、省ピン型のデバッグツールとオンチップデバッグを行う際に必要な同期用クロックの送信と、ＣＰＵの状態がｒｕｎ状態又はブレーク状態のいずれであるのかを示すｒｕｎ／ブレーク状態信号の送信とに共用するように構成してもよい。 - 特許庁

When a CPU detects abnormalities of the crank signal system, a selector switch 111 is switched and controlled so that the ignition and injection angle counter 112 may be used as a free run counter to be operated by a time clock, and a control signal for controlling the engine is generated on the basis of a value of the counter.例文帳に追加

ＣＰＵはクランク信号系の異常を検出すると、点火・噴射用角度カウンタ１１２を時間クロックで動作するフリーランカウンタとして用いるべく切替スイッチ１１１を切り替え制御し、このカウンタの値に従ってエンジンを制御するための制御信号を発生する。 - 特許庁

The CPU 16 of the MMR 1 and an SQC 5 checks received data of MMRs received from a transmission line in order, checks the operation bit when the clock still has a last value and there is MMR with communication abnormality, and decides that the MMR is in a trip state when the operation bit is OFF.例文帳に追加

ＭＭＲ１やＳＱＣ５のＣＰＵ１６は、伝送線４から受信した各ＭＭＲの受信データを順次チエックし、クロックビットが前回値のままの通信異常のＭＭＲが存在するとき、その稼動ビットをチエックし、稼動ビットがＯＦＦであれば当該ＭＭＲがトリップ状態と判定する。 - 特許庁

By supplying a signal successively to the flip flops 16-19 by a clock signal (CLK), and on-driving a corresponding transistor, a CONNECT signal is supplied to a CPU 15 for recognizing the option paper feeding part connected with the printer device main body.例文帳に追加

そして、クロック信号（ＣＬＫ）によって順次フリップフロップ１６〜１９に信号を供給し、対応するトランジスタをオン駆動することによって、ＣＰＵ１５にＣＯＮＮＥＣＴ信号を供給し、プリンタ装置本体に接続されたオプション給紙部を認識する構成である。 - 特許庁

Clock data recovery units 12_1 to 12_n recover input data D1 to Dn and supply the data to buffers 14_1 to 14_n, recover clocks from the input data D1 to Dn, detect data rates X1 to Xn (bps) of the input data D1 to Dn from the recovered clocks to inform a CPU 16 about them.例文帳に追加

クロック・データ再生装置１２_１〜１２_ｎは、入力データＤ１〜Ｄｎを再生してバッファ１４_１〜１４_ｎに印加し、入力データＤ１〜Ｄｎからクロックを再生し、その再生クロックからデータＤ１〜ＤｎのデータレートＸ１〜Ｘｎ（ｂｐｓ）を検出し、ＣＰＵ１６に通知する。 - 特許庁

A CPU 101 executes calculation processing of alarm notification time by Greenwich Mean Time (GMT) with respect to alarm notification time of a reference city set by a user, according to a world clock utility program 130, and monitor processing of alarm notification by the Greenwich Mean Time (GMT) which an RTC 106 indicates.例文帳に追加

ＣＰＵ１０１は、ワールドクロックユーティリティプログラム１３０に従い、ユーザが設定した基準都市のアラーム通知時刻に対する標準時刻（ＧＭＴ）でのアラーム通知時刻の算出処理、およびＲＴＣ１０６が計時する標準時刻（ＧＭＴ）でのアラーム通知の監視処理を実行する。 - 特許庁

Since the CPU 25 extracts the DC component level, an AC component level and the clock component from the data signal and analyzes the information and displays the respective states, or the information of the fault location obtained from the respective states or the both on a display section 26, a user can recognize the fault state, on the basis of this information.例文帳に追加

ＣＰＵ２５は直流成分レベル、交流成分レベル、データ信号からクロック成分を抽出し、これらの情報を解析し、それぞれの状態、又はそれぞれの状態から得た異常発生個所の情報、又はその両方を表示部２６に表示するので、この情報により異常状態を知ることができる。 - 特許庁

Data wr_data are stored in a dual port memory 101 according to a write request wr_req from a CPU 20, and a write request wr_req and the address adrs of data are temporally shifted synchronously with a clock by an address adjusting part 102 and a write adjusting part 103.例文帳に追加

ＣＰＵ２０からのライト要求ｗｒ＿ｒｅｑに従ってデュアルポートメモリ１０１にデータｗｒ＿ｄａｔａを格納し、アドレス調整部１０２およびライト調整部１０３によって、ライト要求ｗｒ＿ｒｅｑおよびデータのアドレスａｄｒｓをクロックｃｌｏｃｋに同期して時間的にシフトさせる。 - 特許庁

When not used for a long time, such as midnight, a stand-by mode is shifted to a pause mode to turn off the power levels of the encoder unit 13, a memory unit 14, the decoder unit 15, and a clock generation unit 17, and the power levels of only a CPU unit 16 and a power supply unit 20 are set to a level 1.例文帳に追加

また、深夜などの長時間使用しないときには、スタンバイモードから休止モードに移行してエンコーダユニット１３、メモリユニット１４、デコーダユニット１５、クロック発生ユニット１７の電力レベルをオフにし、ＣＰＵユニット１６及び電源ユニット２０のみ電力レベルをレベル１にセットしておくようにしている。 - 特許庁

When a PINT_-USBN signal entered into an interface 10 when a printer is connected to a personal computer is synchronized, and is entered into a PINT_-COUNTER 3a as a sync_-PINT signal, the PINT_-COUNTER 3a starts counting a clock, and an interrupting signal is entered into a CPU 20 when the count value reaches a connection recognition value.例文帳に追加

パーソナルコンピュータにプリンタが接続された時にインタフェース１０に入力されるＰＩＮＴ＿ＵＳＢＮ信号が同期化され、ｓｙｎｃ＿ＰＩＮＴ信号としてＰＩＮＴ＿ＣＯＵＮＴＥＲ３ａに入力されると、ＰＩＮＴ＿ＣＯＵＮＴＥＲ３ａがクロックのカウントを開始し、そのカウント値が接続認識値に達すると、割り込み信号がＣＰＵ２０に入力される。 - 特許庁

This computer system 1 monitors whether the internal temperature of the system exceeds four set temperature t1 to t4 or not and continues the execution of various applications within an on operation guaranteed temperature range by stepwise changing/limiting the clock frequency bands f1 to f3 of the CPU 2 or the power supply of function blocks B1 to B3.例文帳に追加

コンピュータ装置１は、システム内部の温度が、ｔ１〜ｔ４の４つの設定温度を越えたか否かを監視し、ＣＰＵ２のクロック周波数ｆ１〜ｆ３や機能ブロックＢ１〜Ｂ３の電源を段階的に変更・制限することによって、動作保証温度内での各種アプリケーションの実行の継続を図る装置である。 - 特許庁

This electronic equipment 11 has the internal power source 12 for generating the voltage required on the inside of the electronic equipment 11 based on the electric power supplied from a battery E, and a clock signal output part 23 for outputting a pulse signal to a communication part 18 by receiving starting of the CPU 14 in an ON state of the internal power source 12.例文帳に追加

電子機器１１は、バッテリＥから供給される電力を基に、電子機器１１の内部で必要な電圧を生成する内部電源１２と、内部電源１２がオン状態においてＣＰＵ１４が起動されたことを受けて、パルス信号を通信部１８へ出力するクロック信号出力部２３とを備えている。 - 特許庁

A CPU 1 enables an SDRAM 2, which is for operating a common BOOT program 31 of a ROM 3, to operate by means of an SDRAM controller 11 and an operational frequency setting controller 12 based on RAM size information and an input clock frequency value which are both acquired in an IN order of an IN order circuit group 4.例文帳に追加

ＣＰＵ１は、ＳＤＲＡＭコントローラ１１と動作周波数設定コントローラ１２により、ＩＮオーダー用回路群４のＩＮオーダーで取得するＲＡＭサイズ情報と入力クロック周波数値を元にしてＲＯＭ３の共通ＢＯＯＴプログラム３１が動作するためのＳＤＲＡＭ２を動作可能とする。 - 特許庁

The microcomputer 10 calculates SOC of the lead battery 1 in a normal mode when the power is supplied from the generator 7, and is operated in a sleep mode not for calculating the battery charging state by reducing the operational clock frequency of a CPU when the power is supplied from the lead battery 1, and the power consumption is lower than that in the normal mode.例文帳に追加

マイコン１０は、発電機７から電力が供給されたときにノーマルモードで鉛電池１のＳＯＣを演算し、鉛電池１から電力が供給されたときにＣＰＵの動作クロック周波数が下げられバッテリの充電状態を演算しないスリープモードで動作し、ノーマルモードより低消費電力となる。 - 特許庁

Also, at the time of switchover processing to the normal mode, after power voltage is stabilized following the initialization of the CPU 1 in the process of power voltage rising, on confirming clock synchronization for synchronizing each circuit provided in its own-unit, the power saving controller decides the own-unit is in an operable condition.例文帳に追加

通常モードに切り替える処理の際にも、省電力制御部は、電源電圧の立ち上がりの過程において、ＣＰＵ１を初期化して電源電圧が安定後、自装置が有する各回路の同期を取るためのクロックが同期していることを確認すると、自装置が動作可能な状態であると判断する。 - 特許庁

Two systems 100 are respectively provided with a CPU sub-system 110 operating in the same timing by clock step synchronization between their own systems, an IO sub-system 120 connected to this, an FT controller 130 connected between them and a cross link 140 for connecting their own systems through the FT controller 130.例文帳に追加

２つのシステム１００は、自他システム間でクロックステップ同期により同じタイミングで動作するＣＰＵサブシステム１１０と、これに接続されるＩＯサブシステム１２０と、両者間に接続されるＦＴコントローラ１３０と、ＦＴコントローラ１３０を介して自他システム間を接続するクロスリング１４０とを有する。 - 特許庁

A maximum path delay reproducing circuit 4, including a circuit structure capable of reproducing a delay time equivalent of a maximum path delay time in an internal circuit 3 and/or a CPU 2 and operated by a system clock signal from a PLL circuit 1, which delays a prescribed signal by the circuit structure, is mounted on a chip.例文帳に追加

内部回路３および／またはＣＰＵ２での最大パス遅延時間と同等な遅延時間を再現可能であってＰＬＬ回路１からのシステムクロック信号によって動作する回路構造を含み、所定の信号を前記回路構造によって遅延させる最大パス遅延再現回路４をチップに搭載する。 - 特許庁

In an extension board 101, a CPU 102 starts by the lowest clock frequency when a power is supplied, and acquires the power supply information of a power supply information holding means 23 and the extension equipment connection information of an extension equipment connection information holding means 25 from a printer 1 through an extended I/F 24.例文帳に追加

拡張ボード１０１では、電源投入時、最低クロック周波数で立ち上がり、ＣＰＵ１０２は、拡張Ｉ/Ｆ２４を介して、印刷装置１から電力供給情報保持手段２３の電力供給情報、及び、拡張機器接続情報保持手段２５の拡張機器接続情報を取得する。 - 特許庁

The portable telephone set is provided with an infrared remote control hardware block for generating a pulse code for remote control by using a system CPU and a system clock and for modulating the pulse code for remote control into a carrier and an infrared light emitting part for sending the carrier generated by the relevant infrared remote control hardware block to an object.例文帳に追加

携帯電話機に、システムＣＰＵとシステムクロックとを使用して、リモコン用パルスコードを生成し、該リモコン用パルスコードを搬送波に変調する赤外線リモコンハードウェアブロックと、当該赤外線リモコンハードウェアブロックにより生成された搬送波を対象物に送出する赤外線発光部と、を備えて構成する。 - 特許庁

A CPU 301 has a D/A converter 301a for converting a digital value (for example, 8 bit) to an analog value, etc., therein and changes the phase difference of the pixel clock signals CLK 1 and CLK 2 outputted from VCOs 303a and 303b by changing the value of the data to be set in the D/A converter 301a at the time of writing position regulation.例文帳に追加

ＣＰＵ３０１は、内部にデジタル値（例えば、８ビット）をアナログ値に変換するＤ／Ａ変換器３０１ａなどを備えており、書込位置調整時にはＤ／Ａ変換器３０１ａにセットするデータの値を変えて、ＶＣＯ３０３ａ，３０３ｂから出力される画素クロック信号ＣＬＫ１，ＣＬＫ２の位相差を変える。 - 特許庁

In a game device 1, even when an interrupt signal is transmitted from an interrupt signal generation circuit 14 to a timer 12, a CPU 10 outputs a signal for generating a specific key to a key generation circuit 16 as long as a program for a game is executed, so that the supply of a clock signal from the timer 12 to a decoder 11 can be continued.例文帳に追加

ゲーム装置１では、割込信号発生回路１４からタイマ１２へ割込信号が送られても、ゲーム用プログラムが実行されていれば、ＣＰＵ１０がキー発生回路１６に特定のキーを発生させるための信号を出力することにより、タイマ１２からデコーダ１１へのクロック信号の供給は継続される。 - 特許庁

In switching a system clock frequency when switching the processing-contents of the electronic apparatus (camera 10), a main CPU 12 refers to the EEPROM 16 and controls the frequency of a pulse signal outputted from a triangular wave generation circuit 82 to switch the ON/OFF switching period (switching frequency) of power supply voltage.例文帳に追加

メインＣＰＵ１２は、電子機器（カメラ１０）の処理内容の切り換え時にシステムクロック周波数の切り換えられる際に、ＥＥＰＲＯＭ１６を参照して三角波発生回路８２から出力されるパルス信号の周波数を制御して電源電圧のオン／オフの切り換え周期（スイッチング周波数）を切り換える。 - 特許庁

When a mode designation signal MOD to designate a power saving mode is output from a clock control part 20A on the basis of mode setting information from a CPU 1a, arbitration parts 40a to 40c output reply signals RESa to RESC to inhibit access to bus slaves 2a and 2b to corresponding bus masters 1a to 1c.例文帳に追加

ＣＰＵ１ａからのモード設定情報によって、クロック制御部２０Ａから省電力モードを指定するモード指定信号ＭＯＤが出力されると、各調停部４０ａ〜４０ｃは、対応するバスマスタ１ａ〜１ｃに対して、バススレーブ２ａ，２ｂへのアクセスを禁止する応答信号ＲＥＳａ〜ＲＥＳＣを出力する。 - 特許庁

The setting control part 104 of the CPU 100 comprises an extraction part 116 for extracting the maximum point of the output voltage of the solar battery 50 and a setting processing part 124 for performing the setting processing of the measured value of a clock 43 with the time corresponding to the extracted maximum point as the specified time.例文帳に追加

ＣＰＵ１００の設定制御部１０４は、太陽電池５０の出力電圧の最大点を抽出するための抽出部１１６と、抽出された最大点に対応する時刻を特定時刻として、クロック４３の計測値の設定処理を行なうための設定処理部１２４とを有する。 - 特許庁

A random number generation part 5 generates random numbers from a counted value of an internal counter 4 at the time of interruption to a CPU 3 by an internal clock 1 of each node, waiting time is generated by multiplying the random numbers by a timing numeric value by a multiplication part 6 and a network participation processing part 8 performs participation processing after the waiting time counted by a timer counting part 7.例文帳に追加

各ノードの内部時計１によるＣＰＵ３への割り込み時の内部カウンタ４の計数値から乱数発生部５が乱数を発生し、乗算部６でタイミング数値を乗じて待ち時間を発生し、タイマ計時部７で計時した待ち時間後にネットワーク参加処理部８が参加処理をする。 - 特許庁

Prior to the financial transactions the financial account holder initiates an authentication session with financial institution back office by accessing its central processing unit (CPU) and a database (DB) installed in the back office of the financial institutions, which are assigned to an embedded privacy and security layer (EPSL) architecture having automated "clock controlled" AAA sessions.例文帳に追加

金融取引の前に、金融口座保持者は、専用通信回線を利用して、自動化された「クロック制御」ＡＡＡセッションをもつ組み込み式プライバシー＆セキュリティ・レイヤ（ＥＰＳＬ）アーキテクチャに配置された金融機関事務部門中央処理装置（ＣＰＵ）及びデータベース（ｄＢ）にアクセスすることにより、金融機関事務部門と認証セッションを開始する。 - 特許庁

The control CPU 12 also controls an actual radio communication frequency and controls so as not to transmit and receive the data 15, when a transmitting/receiving frequency becomes integral multiple of a data clock frequency to each additional function apparatus or an operating frequency of the additional function apparatus and comes under their influence, which improves the radio characteristics.例文帳に追加

制御CPU１２は実際の無線通信周波数の制御も行い、送受信周波数がそれぞれの付加機能装置へのデ−タクロック周波数、または付加機能装置の動作周波数の整数倍となりその影響を受けているときは、デ−タ１５の送受信を行なわないように制御することで無線特性の向上が実現出来る。 - 特許庁

In the data terminal equipment 10, a CPU 20 stores the information for the reception date of the received signal or the information of a time interval from a prescribed reference date in the SRAM 23, by referring to the time data of a clock circuit 22 and transmits the stored time information via the public telephone line 40 to the data colleting center device 30.例文帳に追加

データ端末装置１０において、ＣＰＵ２０は、クロック回路２２の計時データを参照して、受信された信号の受信日時情報又は所定の基準日時からの時間間隔情報をＳＲＡＭ２３に記憶し、記憶された時間情報を公衆電話回線４０を介してデータ収集センター装置３０に送信する。 - 特許庁

A bitmap image is developed in an image storing section 10 by a CPU (not shown in the figure) and the developed bitmap image is transferred to a parallel-serial converter circuit 40 by a video DMA circuit 30 and is then converted to serial image data by an image basic clock generated by a PLL CLK Generator 30.例文帳に追加

図示されないＣＰＵ等により、画像格納部１０にビットマップイメージを展開し、展開されたビットマップイメージはＶｉｄｅｏＤＭＡ回路３０により、Ｐａｒａｌｌｅｌ−Ｓｅｒｉａｌ変換回路４０に転送され、ＰＬＬ ＣＬＫ Ｇｅｎｅｒａｔｏｒ２０によって生成された画像基本クロックにより、Ｓｅｒｉａｌ画像データに変換される。 - 特許庁

Each GPS signal generating device includes a communication I/F for receiving incoming of the GPS signal, a CPU for controlling an operation inside the GPS signal generating device, a memory, a clock, a GPS signal generating section for generating a false GPS signal based on the GPS signal, and an output I/F for outputting the false GPS signal.例文帳に追加

各ＧＰＳ信号生成装置は、ＧＰＳ信号の入力を受け付ける通信Ｉ／Ｆと、ＧＰＳ信号生成装置の内部の動作を制御するＣＰＵと、メモリと、クロックと、ＧＰＳ信号に基づいて擬似的なＧＰＳ信号を生成するＧＰＳ信号生成部と、擬似的なＧＰＳ信号を出力する出力Ｉ／Ｆとを含む。 - 特許庁

When the communication I/F section 24 is not connected with an Ethernet, the power supply control section 20 makes a transition to sleep mode for interrupting clock supply to the CPU 12, and the like, if a DMA transfer request signal 38 is not delivered from a DMAC 34 for a specified time or longer and releases sleep mode upon receiving data from a host computer group 36.例文帳に追加

電源制御部２０は、通信Ｉ／Ｆ２４にイーサネットが接続されている場合には、所定時間以上ＤＭＡＣ３４からＤＭＡ転送要求信号３８が出力されないとＣＰＵ１２等へのクロック供給を停止させるスリープモードへ遷移し、ホストコンピュータ群３６からデータを受信した場合にスリープモードを解除する。 - 特許庁

A CPU 1 capable of parallel arithmetic processing by using plural executing parts (EX0-EX3) by decoding read instructions stops the operation clock signal of any executing part in a non-operational state, and inhibits any data input or output when the number of arithmetic processing to be executed in parallel is smaller than the number of executing parts at the time of operating the parallel arithmetic processing.例文帳に追加

読み込んだ命令を解読し複数の実行部（ＥＸ０〜ＥＸ３）を用いて並列演算処理可能なＣＰＵ（１）は、並列演算処理を行なう場合に、実行部の数より、並列実行すべき演算処理が少ないとき、動作しない実行部の動作クロック信号を停止すると共にデータ入出力などを禁止する。 - 特許庁

Each component has a function for providing resource request information necessary for itself, and on the basis of the information, a system management means 11 totally determines resources necessary for processing the designated information (a use device, a clock frequency of a CPU and the like, a memory usage amount, and the like) for setting and changing the system as a whole.例文帳に追加

各コンポーネントは自らが必要とするリソース要求情報を提供する機能を有しており、該情報に基いてシステム管理手段１１が、指定された情報の処理に必要とされるリソース（使用デバイスやＣＰＵ等のクロック周波数、メモリ使用量等）について総合的に判断してシステム全体の設定や変更等を行う。 - 特許庁

Before making a financial transaction, the financial account holder starts an authentication session with a financial agency business department by gaining access to a financial agency business department central processor (CPU) and a DB, arranged in the embedded privacy and security layer(EPSL) architecture having an automated 'clock control' AAA session, via a dedicated communication network.例文帳に追加

金融取引の前に、金融口座保持者は、専用通信回線を利用して、自動化された「クロック制御」ＡＡＡセッションをもつ組み込み式プライバシー＆セキュリティ・レイヤ（ＥＰＳＬ）アーキテクチャに配置された金融機関事務部門中央処理装置（ＣＰＵ）及びデータベース（ｄＢ）にアクセスすることにより、金融機関事務部門と認証セッションを開始する。 - 特許庁

A CPU 11 acquires from an internal clock 18 the time when communication connection is established, as time information, acquires from the communication connection established equipment its location information, acquires user input classification information through a user interface 16, and gives these pieces of information to the communication connection established equipment, and stores them in a storage part 15 of a FROM 14.例文帳に追加

ＣＰＵ１１は、通信接続確立時の時間を内部時計１８から取得して時間情報とし、また通信接続確立機器からその位置情報を取得し、更にユーザインターフェース１６を介しユーザー入力による分類情報を取得し、これらの情報を、通信接続を確立した機器に付与し、ＦＲＯＭ１４の保存部１５に記憶する。 - 特許庁