1153万例文収録!

「MOS model」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > MOS modelに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

MOS modelの部分一致の例文一覧と使い方

該当件数 : 22



例文

GATE OXIDE FILM TUNNEL CURRENT MODEL FOR MOS TRANSISTOR例文帳に追加

MOSトランジスタのゲート酸化膜トンネル電流モデル - 特許庁

Fundamental characteristics are represented by a standard MOS model (MMAIN).例文帳に追加

基本特性は標準MOSモデル(MMAIN)で表現する。 - 特許庁

MOS TRANSISTOR SIMULATION MODEL AND CIRCUIT SIMULATION METHOD USING THE SAME例文帳に追加

MOS型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法 - 特許庁

By using actually measured data for which thresholds to a plurality of the MOS FETs of different gate lengths manufactured under the same process condition are actually measured and the analysis model of the threshold of the MOS FET, the impurity density distribution within the substrate of the channel surface of the MOS FET is calculated.例文帳に追加

同一プロセス条件で製造されたゲート長の異なる複数のMOS FET に対する閾値を実測した実測データとMOS FET の閾値の解析モデルを用いて、MOSFET のチヤネル表面の基板内不純物濃度分布を算出する。 - 特許庁

例文

METHOD FOR EVALUATING POWER MOS TRANSISTOR, MODEL EXTRACTION PROGRAM, AND CIRCUIT SIMULATION METHOD例文帳に追加

パワーMOSトランジスタの評価方法,モデル抽出プログラム,および回路シミュレーション方法 - 特許庁


例文

To provide a method for preparing an equalizing circuit model for easily and accurately preparing an equivalent circuit model for designing the high frequency circuit of an MOS type transistor.例文帳に追加

MOS型トランジスタの高周波回路設計用等価回路モデルを容易かつ正確に作製することが可能な等価回路モデル作製方法を提供する。 - 特許庁

After 1972, Japanese fast food chains that copied the business model of foreign chains like Mos Food Services, Inc. appeared on the scene.例文帳に追加

1972 年からは外資系チェーンのビジネスモデルを手本としたモスフードサービスなどのファストフードチェーンも国内に登場した。 - 経済産業省

A parameter Age showing an accumulated stress amount with respect to the MOS transistor is reliability-simulated by a simulation model formula of hot carrier deterioration, which has the feature of Age ∝∫[I_p^m.I_d^2-m]dt.例文帳に追加

また、tを時間として、MOSトランジスタに対する累積ストレス量を表すパラメータAgeを、Age ∝∫[I_p^m・I_d^2-m]dtの特徴を持ったホットキャリア劣化のシミュレーションモデル式により、信頼性シミュレーションを行う。 - 特許庁

This MOS transistor model is a BISM3 model, wherein a resistor 10 having an invariant resistance value is connected to an MOS transistor model MT at the drain side thereof, to whose resistor 10 a variable resistor 20 having a resistance value which changes depending on the gate potential VG and the drain potential VD is further connected in series.例文帳に追加

このMOSトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗10がMOSトランジスタモデルMTに接続されたBISM3モデルに、さらにゲート電位VG及びドレイン電位VDに依存して抵抗値が変化する可変抵抗20を抵抗10に直列に接続したものである。 - 特許庁

例文

To provide a method for extracting a statistical model parameter for quickly and precisely extracting the model parameter of a BSIM 3 from the measured data of the saturation currents and threshold of an MOS.例文帳に追加

MOSの飽和電流としきい値の測定データから、高速にかつ精度よくBSIM3のモデルパラメータを抽出するための統計モデルパラメータ抽出方法を提供する。 - 特許庁

例文

A hot carrier life is estimated by a hot carrier life model having a feature of τ∝I_p^-m.I_d^m-2 by setting τ as the life, I_p as light quantity of light emission of the MOS transistor, I_d as a drain current and (m) as a fitting parameter.例文帳に追加

τを寿命、I_pをMOSトランジスタの発光の光量強度、I_dをドレイン電流、mをフィッティングパラメータとして、τ∝ I_p^-m・I_d^m-2の特徴を持ったホットキャリア寿命モデルにより、ホットキャリア寿命を推定する。 - 特許庁

At first, a model formula of stress is obtained in the longitudinal direction of the channel of an MOS transistor having parameters of the length and width of an active region and in the lateral direction perpendicular thereto.例文帳に追加

まず、活性領域の長さと幅をパラメータとするMOSトランジスタのチャネル長方向およびそれに垂直な横方向の応力のモデル式を得る。 - 特許庁

To provide a circuit simulation device and a model creation method capable of quickly and easily creating the models of MOS transistors whose diffused layer length is different.例文帳に追加

拡散層長が異なるMOSトランジスタのモデルを短時間に容易に作成できる回路シミュレーション装置およびモデル作成方法を提供する。 - 特許庁

To provide a method of preparing data for designing electronic circuits which is capable of collecting data for designing which can accurately express a 1/f noise model of an MOS transistor.例文帳に追加

MOSトランジスタの1/f雑音のモデルを的確に表現できる設計用データを収集できるようにした電子回路設計用データの作成方法の提供など。 - 特許庁

A voltage region applied to the gate electrode of a MOS transistor is divided into a plurality of voltage sub-regions, simulations of a MOS transistor model are run in each voltage sub-region, the measured characteristics of a MOS transistor in each gate voltage sub-region are combined with characteristics obtained through simulations, and then parameters of a MOS transistor are extracted.例文帳に追加

MOS型トランジスタのゲート電極に印加される電圧領域を複数の電圧領域に分割し、前記分割されたそれぞれの電圧領域毎に、MOS型トランジスタモデルを用いてシミュレーションを行い、前記それぞれのゲート電圧領域のMOS型トランジスタ実測特性に、前記シミュレーションによる特性を合わせ込んだ後、前記MOS型トランジスタのパラメータを抽出するようにしたものである。 - 特許庁

An element model of a high-breakdown voltage MOS transistor (1) having a low-concentration impurity area (5) between a channel area (2) and a drain electrode (4) is defined by combining a plurality of element models.例文帳に追加

チャネル領域(2)とドレイン電極(4)の間に低濃度不純物領域(5)を有する高耐圧MOSトランジスタ(1)の素子モデルを、複数の素子モデルを組み合わせて定義する。 - 特許庁

If the life time of the hot carrier of an MOS transistor are respectively represented by τ, its substrate current by Isub, its drain current by Id, and a fitting parameter by m, the life time of its hot carriers is estimated, based on the life time model with equation τ∝Isub-m.Idm-2.例文帳に追加

τを寿命、I_subを基板電流、I_dをドレイン電流、mをフィッティングパラメータとして、τ ∝ I_sub^-m・I_d^m-2 の特徴を持ったホットキャリア寿命モデルにより、MOSトランジスタのホットキャリア寿命を推定する。 - 特許庁

Based on the length and width of the active region of an MOS (metal oxide semiconductor) transistor for calculating the drain current and the model formula of stress, mobility is calculated when a stress acts in the active region.例文帳に追加

そして、ドレイン電流の計算対象となるMOSトランジスタの活性領域の長さおよび幅並びに前記応力のモデル式に基づいて、当該活性領域に応力が働いた場合の移動度を計算する。 - 特許庁

To model a MOS type varactor in an optional shape, which matches with actual electric characteristics to a high-frequency region by one simple equivalent circuit without complicating a circuit configuration.例文帳に追加

回路構成を複雑化することなく、簡易かつ1つの等価回路で高周波領域まで実際の電気的特性に合致する任意形状のMOS型可変容量素子をモデリングすることを特徴とする。 - 特許庁

For each of the case where an output of the semiconductor chip transits from "L" to "H" and the case where it transits from "H" to "L", a model showing the semiconductor chip by an internal impedance, a p/n MOS circuit, and a current source is generated, while analysis in a frequency area is carried out by using the model of the semiconductor chip.例文帳に追加

半導体チップの出力が“L”から“H”に遷移する場合と“H”から“L”に遷移する場合のそれぞれについて内部インピーダンスとp/nMOS回路と電流源とで半導体チップを示してなるモデルを作成すると共に、その半導体チップのモデルを用いて周波数領域における解析を行う。 - 特許庁

The characteristic constants of a ferroelectric as a double saturation function model are obtained, and the simulation data of a ferroelectric FET are obtained using these characteristic constants, and the MOS SPICE parameter of a FET which forms a ferroelectric FET together with the ferroelectric.例文帳に追加

強誘電体を2重飽和関数モデルとして求めたその特性定数と、この強誘電体とともに強誘電体FETを構成するFETのMOSスパイスパラメータとを用い、強誘電体FETのシミュレートデータを得る。 - 特許庁

例文

A diffused layer dependency parameter correcting means 4 creates the diffused layer length dependent approximate formula of parameters from a transistor model 2 of an MOS transistor and the data of diffused layer length dependency parameters extracted from various diffused layer length transistors, and calculates the correction value of a parameter to be replaced with the value of the original parameter by using the created approximate formula.例文帳に追加

拡散層依存パラメータ補正手段4は、MOSトランジスタのトランジスタモデル2および種々の拡散層長のトランジスタから抽出した拡散層長依存パラメータのデータからこれらのパラメータの拡散層長依存性の近似式を作成し、作成した近似式を用いて元のパラメータの値と置き換えるパラメータの補正値を計算する。 - 特許庁




  
Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS