「MOS power transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

POWER MOS TRANSISTOR HAVING TRENCH GATE例文帳に追加

トレンチゲートを有するパワーＭＯＳトランジスタ - 特許庁

POWER SUPPLY STANDBY CIRCUIT OF LOW THRESHOLD MOS TRANSISTOR例文帳に追加

低しきい値ＭＯＳトランジスタの電源スタンバイ回路 - 特許庁

HORIZONTAL POWER MOS TRANSISTOR AND MANUFACTURING METHOD THEREFOR例文帳に追加

横型パワーＭＯＳトランジスタおよびその製造方法 - 特許庁

POWER MOS TRANSISTOR AND ITS MANUFACTURE例文帳に追加

パワーＭＯＳトランジスタ及びその製造方法 - 特許庁

POWER MOS TRANSISTOR AND ITS MANUFACTURE例文帳に追加

電力用ＭＯＳトランジスタ及びその製造方法 - 特許庁

CONTROLLER OF POWER MOS TRANSISTOR例文帳に追加

パワーＭＯＳトランジスタの制御装置 - 特許庁

In the amplifier circuit 10, the ground, a MOS transistor NN10, a MOS transistor NN11, a resistance load RA10 and a power supply voltage VDD are serially connected in the order, the bias circuit 12 supplies a bias voltage VR1 to the gate of the MOS transistor NN10 and supplies a second bias voltage VR2 to the gate of the MOS transistor NN11.例文帳に追加

増幅回路10では、接地と、MOSトランジスタNN10と、MOSトランジスタNN11と、抵抗性負荷RA10と、電源電圧VDDがこの順に直列接続され、バイアス回路12はMOSトランジスタNN10のゲートにバイアス電圧VR1が供給し、MOSトランジスタNN11のゲートに第２のバイアス電圧VR2が供給する。 - 特許庁

A P-channel MOS transistor MP1 is provided between an input power supply Vin and the low-voltage circuit 10.例文帳に追加

PチャネルMOSトランジスタMP1は入力電源Vinと低圧回路10との間に設けられている。 - 特許庁

MOS TRANSISTOR REALIZING HIGH-SPEED OPERATION AND LOW CONSUMPTION POWER OPERATION例文帳に追加

高速動作と低消費電力動作とを実現したＭＯＳトランジスタ - 特許庁

The source of the MOS transistor is connected to the second power supply line.例文帳に追加

前記ＭＯＳトランジスタのソースは前記第二の電源線に接続される。 - 特許庁

OVERHEAT PROTECTOR FOR POWER MOS TRANSISTOR AND RECORDING MEDIUM例文帳に追加

パワーＭＯＳトランジスタの過熱保護装置及び記録媒体 - 特許庁

The N well of the P type MOS transistor 6 is shut off from the power source.例文帳に追加

Ｐ型ＭＯＳトランジスタ６のＮウェルが電源から遮断される。 - 特許庁

This step-up switching regulator is arranged so that the ON resistance of a MOS transistor is large at power on, by inserting the MOS transistor between the power source of the step-up SW regulator and a coil.例文帳に追加

昇圧型SWレギュレータの電源とコイルの間にMOSトランジスタを挿入し、前記MOSトランジスタのON抵抗を電源投入時に大きくなるようにした。 - 特許庁

A drain terminal D and a gate terminal G of a shunt MOS transistor 12 are installed sharing those of the power MOS transistor 11.例文帳に追加

分流ＭＯＳトランジスタ１２は、パワーＭＯＳトランジスタ１１とドレイン端子Ｄおよびゲート端子Ｇが共通に設けられている。 - 特許庁

A source electrode of the second MOS transistor PS1 is connected to power source voltage, A source electrode of the first MOS transistor PD1 is connected to power source voltage through a fourth MOS transistor PD2.例文帳に追加

第２のＭＯＳトランジスタＰＳ１のソース電極は、電源電圧に接続され、第１のＭＯＳトランジスタＰＤ１のソース電極は、第４のＭＯＳトランジスタＰＤ２を介して電源電圧に接続されている。 - 特許庁

To provide a power MOS circuit capable of suppressing heat generation of a power MOS transistor, i.e. heat generation of itself by reducing the power consumption of the power MOS transistor in current-limiting operation.例文帳に追加

電流制限動作時におけるパワーＭＯＳトランジスタの消費電力を低減させることにより、パワーＭＯＳトランジスタの発熱、すなわちパワーＭＯＳ回路の発熱を抑制することが可能なパワーＭＯＳ回路を実現する。 - 特許庁

A power-on reset circuit 1 connects a connection point (node RG) between a drain of a P-channel MOS transistor 4 and a drain of an N-channel MOS transistor 6 to a charging P-channel MOS transistor 3.例文帳に追加

パワーオンリセット回路１は、充電用のＰチャネルＭＯＳトランジスタ３に、ＰチャネルＭＯＳトランジスタ４のドレインとＮチャネルＭＯＳトランジスタ６のドレインとの接続点（ノードＲＧ）を接続する。 - 特許庁

When the current capability of the MOS transistor (P1) drops due to the drop of the power-supply voltage, the operating speed of the MOS transistor (P1) is compensated by automatically performing adjustment in the direction in which the threshold voltage of the MOS transistor (P1) is dropped.例文帳に追加

電源電圧が低下してＭＯＳトランジスタ（Ｐ１）の電流能力が低下すると、自動的に、そのＭＯＳトランジスタのしきい値電圧を下げる方向に調整が働き、動作速度が補償される。 - 特許庁

The operating speed of the MOS transistor (P1) is automatically stabilized by compensating the drop of the current capability of the MOS transistor (P1) by dynamically changing the substrate bias of the MOS transistor (P1) correspondingly to the fluctuation of the power supply.例文帳に追加

電源変動に対応させてＭＯＳトランジスタ（Ｐ１）の基板バイアスを動的に変化させ、ＭＯＳトランジスタ（Ｐ１）の電流能力の低下を補償し、自動的に動作速度を安定化させる。 - 特許庁

To cancel the malfunction of a MOS transistor circuit by stabilizing the operating speed of the MOS transistor and suppressing the fluctuation of the delay of the MOS transistor regardless of the fluctuation of the power-supply voltage and the ambient temperature.例文帳に追加

電源電圧の変動および周囲温度の変動に関係なく、ＭＯＳトランジスタの動作速度を安定化し、ＭＯＳトランジスタの遅延量の変動を抑制し、回路の誤動作のおそれを解消する。 - 特許庁

A resistor part R2 is provided on a part of wiring from the branching point of the P type MOS transistor PMOS and an N type MOS transistor NMOS through the P type MOS transistor PMOS to a power supply line.例文帳に追加

Ｐ型ＭＯＳトランジスタＰＭＯＳとＮ型ＭＯＳトランジスタＮＭＯＳの分岐点からＰ型ＭＯＳトランジスタＰＭＯＳを通って電源線に至る配線の一部に抵抗部Ｒ２を設ける。 - 特許庁

In this cell comprising a single MOS transistor, a voltage at a power source noise measuring point is supplied to a gate of the MOS transistor, and a determination reference voltage set from the outside is supplied to a source of the MOS transistor, and a drain of the MOS transistor is used as a measuring terminal.例文帳に追加

単体のＭＯＳトランジスタからなり、電源ノイズ測定点の電圧を前記ＭＯＳトランジスタのゲートに供給し、外部から設定する判定基準電圧を前記のＭＯＳトランジスタのソースに供給し、前記ＭＯＳトランジスタのドレインを測定端子とする。 - 特許庁

A P channel MOS transistor 103 and an N channel MOS transistor 104 are respectively connected between the power terminal VDD of a CMOS (complimentary metal oxide semiconductor) inverter consisting of a P channel MOS transistor 101 and an N channel MOS transistor 102 and a ground terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。 - 特許庁

This level shift circuit 30 is provided with a bias power source 1, a clamping circuit 2, an inverter INV1, an Nch MOS transistor MN1, an Nch MOS transistor MN2, a Pch MOS transistor MP3, and a Pch MOS transistor MP3.例文帳に追加

レベルシフト回路３０には、バイアス電源１、クランプ回路２、インバータＩＮＶ１、Ｎｃｈ ＭＯＳトランジスタＭＮ１、Ｎｃｈ ＭＯＳトランジスタＭＮ２、Ｐｃｈ ＭＯＳトランジスタＭＰ３、及びＰｃｈ ＭＯＳトランジスタＭＰ３が設けられる。 - 特許庁

A P-channel MOS transistor PT1 is connected between a power line L1 and a power line L2.例文帳に追加

ＰチャネルＭＯＳトランジスタＰＴ１は、電源線Ｌ１と電源線Ｌ２との間に接続される。 - 特許庁

A first MOS transistor F1 supplies power to the motor M from a power supply EB.例文帳に追加

第１のＭＯＳトランジスタＦ１は、モータＭに電源ＥＢから電力を供給する。 - 特許庁

A cathode of a first Zener diode Z1 is connected between the input power supply Vin and a source of the P-channel MOS transistor MP1.例文帳に追加

第1ツェナーダイオードZ1のカソードは、入力電源VinとPチャネルMOSトランジスタMP1のソースとの間に接続されている。 - 特許庁

The lateral power MOS transistor comprises a plurality of MOS transistors 1 and 2 each having a drain connected with an output terminal 44.例文帳に追加

ドレイン２２が出力端子４４に接続された複数のＭＯＳトランジスタ１，２から成る横型パワーＭＯＳトランジスタである。 - 特許庁

To sustain operation of important MOS transistors, even if one of power MOS transistor in a package becomes overheated.例文帳に追加

１パッケージ内のいずれかのパワーＭＯＳトランジスタが過熱しても重要なＭＯＳの作動を継続させる。 - 特許庁

To improve operation efficiency in an MOS power transistor of a constitution, wherein a large number of MOS transistors are aligned densely.例文帳に追加

多数のＭＯＳトランジスタが密に並んでいる構成のＭＯＳパワートランジスタにおいて、動作効率の改善を図ることを目的とする。 - 特許庁

The transistor has its gate and source commonly connected to the source of a power MOS transistor 2 to form a common potential node ND, and has its drain connected to the gate of the power MOS transistor 2.例文帳に追加

このトランジスタは、そのゲートとソースがパワーＭＯＳトランジスタ２のソースに共通接続されて共通電位ノードＮＤを形成し、ドレインがパワーＭＯＳトランジスタ２のゲートに接続されている。 - 特許庁

In the power IC device, the surface channel CMOS transistor and the trench power MOS transistor are formed on the same chip.例文帳に追加

パワーＩＣデバイスは、表層チャンネルＣＭＯＳトランジスタとトレンチパワーＭＯＳトランジスタとが同一チップに形成されている。 - 特許庁

The reverse connection protection diode D1 is a parasitic diode of the Pch power MOS transistor PMT1.例文帳に追加

逆接保護ダイオードＤ１はＰｃｈパワーＭＯＳトランジスタＰＭＴ１の寄生ダイオードである。 - 特許庁

METHOD FOR EVALUATING POWER MOS TRANSISTOR, MODEL EXTRACTION PROGRAM, AND CIRCUIT SIMULATION METHOD例文帳に追加

パワーＭＯＳトランジスタの評価方法，モデル抽出プログラム，および回路シミュレーション方法 - 特許庁

The power MOS transistor includes a gate electrode 9 embedded in a trench.例文帳に追加

パワーＭＯＳトランジスタはトレンチ内に埋め込まれたゲート電極９を備えている。 - 特許庁

A MOS power transistor is formed in an epitaxial layer of a first conductivity type.例文帳に追加

ＭＯＳパワートランジスタは第１導電型のエピタキシャル層に形成される。 - 特許庁

A MOS transistor P01 is connected between a power supply terminal Vcc and a node (a).例文帳に追加

ＭＯＳトランジスタＰ０１は、電源端子Ｖｃｃとノードａの間に接続される。 - 特許庁

To incorporate a high resistor required for stabilizing the gate voltage of a power MOS transistor in a chip.例文帳に追加

パワーＭＯＳトランジスタのゲート電圧を安定化するため必要な高抵抗をチップに内蔵する。 - 特許庁

To provide a power MOS transistor, which has high in proof quantity with respect to an electrostatic discharge(ESD).例文帳に追加

静電放電（ＥＳＤ）に対する耐量が高いパワーＭＯＳトランジスタを提供する。 - 特許庁

An N-channel MOS transistor N1 is connected to the ARVSS power supply line via a diode.例文帳に追加

ＮチャネルＭＯＳトランジスタＮ１は、電源線上ＡＲＶＳＳでダイオード接続される。 - 特許庁

To provide a power MOS transistor having a trench gate of which gate breakdown voltage is satisfactory.例文帳に追加

ゲート耐圧が良好なトレンチゲートを有するパワーＭＯＳトランジスタを提供する。 - 特許庁

The high-withstand voltage circuit 13 has a MOS transistor driven with a power-supply voltage VDD.例文帳に追加

高耐圧回路部１３は、電源電圧ＶＤＤにより駆動されるＭＯＳトランジスタを有する。 - 特許庁

To reduce a gate voltage dependency of a power MOS transistor, and to obtain a good on-resistance.例文帳に追加

パワーＭＯＳトランジスタのゲート電圧依存性を小さくし、かつ狙いのオン抵抗を得る。 - 特許庁

Also, an MOS transistor 8 is connected between the resistance element R4 and the power source VB.例文帳に追加

また、抵抗素子Ｒ４と電源ＶＢとの間にＭＯＳトランジスタ８を接続する。 - 特許庁

To increase operation speed and reduce power consumption in a circuit using an SOI-type MOS transistor.例文帳に追加

ＳＯＩ型のＭＯＳトランジスタを用いた回路の高速動作と低消費電力を向上させる。 - 特許庁