「Memory Cell」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To provide a cell array of a memory element having a source strapping.例文帳に追加

ソースストラッピングを有する記憶素子のセルアレイを提供する。 - 特許庁

The magnetization 6 causes a magnetic field 7 to develop outside the memory cell 3.例文帳に追加

この磁化６は磁界７をメモリセル３の外部に及ぼす。 - 特許庁

STATIC RANDOM ACCESS MEMORY CELL OF TWO TRANSISTOR AND ITS DRIVING METHOD例文帳に追加

２個トランジスタのスタティックランダムアクセスメモリーセルとその駆動方法 - 特許庁

METHOD OF PROGRAMMING NON-VOLATILE MEMORY CELL AND ITS CONSTITUTION OBJECT例文帳に追加

不揮発性メモリセルのプログラミング方法およびその構成体 - 特許庁

VARIABLE RESISTANCE NON-VOLATILE MEMORY CELL AND ITS MANUFACTURING METHOD例文帳に追加

可変抵抗不揮発性メモリセル及びそれの製造方法 - 特許庁

To provide a memory cell having superior characteristics.例文帳に追加

優れた特性を有するメモリーセルを提供することにある。 - 特許庁

A fin arrangement forming a memory cell is provided.例文帳に追加

本発明は、メモリ・セルを形成するフィン構成を提供する。 - 特許庁

MEMORY CELL OF MASK ROM, MASK ROM AND FABRICATION THEREOF例文帳に追加

マスクＲＯＭのメモリセル、マスクＲＯＭ及びその製造方法 - 特許庁

A method for manufacturing the magnetic random access memory cell is also provided.例文帳に追加

磁気ランダムアクセスメモリセルを製造する方法も提供する。 - 特許庁

EQUIPOTENTIAL DETECTING METHOD FOR RESISTIVE CROSS POINT MEMORY CELL ARRAY例文帳に追加

抵抗性クロスポイントメモリセルアレイのための等電位検知方法 - 特許庁

MAGNETIC STORAGE DEVICE FOR STORING A PLURALITY OF BITS PER MEMORY CELL例文帳に追加

１メモリセル当たり複数ビットを有する磁気記憶装置 - 特許庁

To improve reliability of data stored in a memory cell.例文帳に追加

メモリセルに格納されているデータの信頼性を向上する。 - 特許庁

VERTICAL SEPARATION GATE FLASH MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加

垂直型分離ゲートフラッシュメモリセル及びその製造方法 - 特許庁

ID CHIP USING MEMORY CELL ARRAY AND GENERATION METHOD OF THE SAME例文帳に追加

メモリセルアレイを用いたＩＤチップおよびその生成方法 - 特許庁

Lastly, rewriting is performed for the selected memory cell.例文帳に追加

最後に、選択されたメモリセルに対して、再書き込みを行う。 - 特許庁

To improve reliability of data written in a memory cell.例文帳に追加

メモリセルに書き込まれたデータの信頼性を向上させる。 - 特許庁

A memory cell block MCB is connected to the Dummy BL and the Dummy/BL.例文帳に追加

このＤｕｍｍｙＢＬ，Ｄｕｍｍｙ／ＢＬに、それぞれメモリセルブロックＭＣＢを接続する。 - 特許庁

SEMICONDUCTOR DEVICE MEMORY CELL, AND ITS SELECTIVE ERASING METHOD例文帳に追加

半導体デバイス・メモリ・セルおよびその選択的消去方法 - 特許庁

VERTICAL NON-VOLATILE SEMICONDUCTOR MEMORY CELL AND ITS MANUFACTURING METHOD例文帳に追加

縦型不揮発性半導体メモリセルおよびその製造方法 - 特許庁

MEMORY CELL AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE USING THE SAME例文帳に追加

メモリセルおよびそれを用いる半導体集積回路装置 - 特許庁

To provide a method (400) and circuit (300) for writing in a memory cell (210).例文帳に追加

メモリセル(210)に書き込むための方法(400)と回路(300)の提供。 - 特許庁

Also, data inside the memory cell transistor are periodically refreshed.例文帳に追加

また、メモリセルトランジスタ内のデータは定期的にリフレッシュされる。 - 特許庁

MEMORY CELL EMPLOYING COMBINATION OF ONE TIME PROGRAMMABLE FUSE/ANTIFUSE例文帳に追加

ワンタイムプログラマブルヒューズ／アンチヒューズの組み合わせを用いたメモリセル - 特許庁

SEMICONDUCTOR DEVICE FOR USE IN MEMORY CELL AND ITS MANUFACTURE例文帳に追加

メモリセルに使用する半導体デバイス及びその製造方法。 - 特許庁

MULTIBIT MAGNETIC RANDOM ACCESS MEMORY CELL WITH IMPROVED READ MARGIN例文帳に追加

読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセル - 特許庁

READOUT CIRCUIT FOR MEMORY CELL INFORMATION AND SEMICONDUCTOR STORAGE DEVICE例文帳に追加

メモリセル情報の読み出し回路および半導体記憶装置 - 特許庁

FERROELECTRICS MEMORY CELL AND FeRAM ELEMENT USING THE SAME例文帳に追加

強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子 - 特許庁

The memory cell array 310 stores normal data and parity data.例文帳に追加

メモリセルアレイ３１０はノーマルデータ及びパリティデータを保存する。 - 特許庁

MEMORY CELL FOR DEFECT RELIEF AND STORAGE DEVICE UTILIZING THE SAME例文帳に追加

不良救済用メモリセル及びそれを用いた記憶装置 - 特許庁

To reduce power consumption for selecting a memory cell.例文帳に追加

メモリ・セルを選択するための消費電力量を低減する。 - 特許庁

STRUCTURE OF FLASH MEMORY CELL, MANUFACTURING METHOD AND OPERATING METHOD THEREFOR例文帳に追加

フラッシュメモリセルの構造、その製造方法、及び操作方法 - 特許庁

The memory cell array stores a branch address and a target address.例文帳に追加

メモリセルアレイは分岐アドレス及びターゲットアドレスを貯蔵する。 - 特許庁

Then, after the discharge, the read voltage is applied to each selected memory cell and reading is performed from each selected memory cell.例文帳に追加

そして、上記放電後に、読み出し電圧を各選択メモリセルに印加して各選択メモリセルからの読み出しを行う。 - 特許庁

A memory cell transistor array 101 includes a plurality of memory cell transistors 100 capable of electrically writing and erasing data.例文帳に追加

メモリセルトランジスタアレイ１０１は、電気的にデータの書き込みおよび消去が可能な複数のメモリセルトランジスタ１００を有する。 - 特許庁

Since a defect does not extend to the region for forming a memory cell, leak current of the memory cell can be reduced.例文帳に追加

その結果、メモリセルが形成される領域までは、欠陥が延びず、メモリセルのリーク電流を低減することができる。 - 特許庁

This semiconductor memory is provided with plural redundant column cell arrays for replacing a defective bit line for a memory cell array 101.例文帳に追加

メモリセルアレイ１０１に対してその不良ビット線を置換するための複数カラムの冗長セルアレイ２０１を備える。 - 特許庁

After a predetermined temporary write voltage is applied to a memory cell MC, the writing speed of the memory cell MC is determined (S1 and S2).例文帳に追加

メモリセルＭＣに所定の仮書込電圧を印加した後、メモリセルＭＣの書込速度を判別する（Ｓ１、Ｓ２）。 - 特許庁

Each NAND type memory cell unit has a plurality of memory cell transistors MTr1, MTr2 and select gate transistors connected in series thereto.例文帳に追加

それぞれのＮＡＮＤ型メモリセルユニットは，複数のメモリセルトランジスタと選択ゲートトランジスタが直列に接続されている。 - 特許庁

To improve the resistance to erroneous writing (disturb) of a split gate MONOS memory cell and to increase the operating speed of the memory cell.例文帳に追加

スプリットゲート型ＭＯＮＯＳメモリセルの誤書込み（ディスターブ）耐性を向上し、かつ同メモリセルを高速動作させる。 - 特許庁

An associative memory cell array CAM- ARY and a test block TB are provided corresponding to each of sub memory cell arrays 100.0-100.3.例文帳に追加

各サブメモリセルアレイ１００．０〜１００．３に対応して、連想メモリセルアレイＣＡＭ＿ＡＲＹとテストブロックＴＢが設けられる。 - 特許庁

To provide a semiconductor storage device wherein erroneous writing and erroneous erasure in a memory cell associated with minuteness of the memory cell are reduced.例文帳に追加

微細化に伴うメモリセルへの誤書き込み及び誤消去を低減した半導体記憶装置を提供する。 - 特許庁

Write-in processing for a memory cell 1 and a dummy memory cell 1a is controlled based on a write-amplifier control signal WAE.例文帳に追加

メモリセル１とダミーメモリセル１ａへの書き込み処理は、ライトアンプ制御信号ＷＡＥに基づいて制御される。 - 特許庁

To provide a semiconductor memory in which the stress level applied to each memory cell is not affected by a defective cell.例文帳に追加

各メモリセルに印加されるストレスレベルが不良セルの影響を受けないようにした半導体記憶装置を提供する。 - 特許庁

To provide a DRAM for relieving a memory cell having defective data holding property, without preparing a redundant memory cell area.例文帳に追加

データ保持特性が不良なメモリセルを、冗長メモリセル領域を設けることなく救済するＤＲＡＭを提供する。 - 特許庁

As a defective memory cell is replaced by a spare memory cell with a bit unit, repair efficiency and versatility can be improved largely.例文帳に追加

不良メモリセルがビット単位でスペアメモリセルに取り替えられるので、リペア効率及び融通性が大きく向上できる。 - 特許庁