「Memory Cell」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The semiconductor device has memory cell blocks 11-14 which have nonvolatile memory cells.例文帳に追加

半導体記憶装置は、不揮発性メモリセルを有するメモリセルブロック１１〜１４を有している。 - 特許庁

To provide a method and a device for programming a flash multiple level memory cell (MPC) memory.例文帳に追加

フラッシュ・マルチレベルメモリセル（ＭＬＣ）メモリをプログラミングする方法および装置を提供する。 - 特許庁

In a semiconductor memory device, the memory cell MC has a diode DI and a variable resistance element VR serially connected.例文帳に追加

メモリセルＭＣは、ダイオードＤＩと可変抵抗素子ＶＲとを直列接続してなる。 - 特許庁

A semiconductor memory has a short transistor coupling complementary storage nodes of a latch circuit of a memory cell.例文帳に追加

メモリセルのラッチ回路の相補の記憶ノードを接続するショートトランジスタを有している。 - 特許庁

To provide a memory system in which access can be performed even when a memory cell array is put in a busy state.例文帳に追加

メモリセルアレイがビジー状態のときでもアクセスが可能なメモリシステムを提供する。 - 特許庁

PROGRAMMING METHOD OF FLASH MEMORY CELL, AND PROGRAMMING METHOD OF NAND TYPE FLASH MEMORY USING THIS例文帳に追加

フラッシュメモリセルのプログラム方法及びこれを用いたＮＡＮＤ型フラッシュメモリのプログラム方法 - 特許庁

The main body memory cell array 101 has a capacity larger than that of the ROM memory array 104.例文帳に追加

本体メモリセルアレイ１０１はＲＯＭメモリセルアレイ１０４より大きい容量を有する。 - 特許庁

FERROELECTRIC MEMORY ELEMENT SHARING CELL PLATE BETWEEN ADJACENT MEMORY CELLS, AND ITS DRIVING METHOD例文帳に追加

隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法 - 特許庁

To obtain a semiconductor memory in which measures for software error are taken to a SRAM memory cell.例文帳に追加

ＳＲＡＭメモリセルにソフトエラー対策を施した半導体記憶装置を得ること。 - 特許庁

MEMORY CELL PROGRAMMING METHOD FOR SIMULTANEOUSLY PROGRAMMING MANY MEMORY BLOCK GROUPS, AND SEMICONDUCTOR DEVICE例文帳に追加

多数のメモリブロックグループを同時にプログラミングするメモリセルプログラミング方法及び半導体装置 - 特許庁

SUPERDENSE DATA MEMORY USING PHASE CHANGE DIODE MEMORY CELL, AND MANUFACTURING METHOD OF THE SAME例文帳に追加

相変化ダイオードメモリセルを使用する超高密度データ記憶装置およびその製造方法 - 特許庁

To provide a programming method in a memory cell utilizing three latches, and a semiconductor memory device.例文帳に追加

３個のラッチを利用するメモリセル・プログラミング方法及び半導体メモリ装置を提供する。 - 特許庁

The writing circuit (24) for a large-scale array (10) of a memory cell (12) of the magnetic random access memory(MRAM) device (8).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)デバイス(8)のメモリセル(12)の大規模なアレイ(10)のための書き込み回路(24)。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING DIVIDED CELL ARRAY, AND ACCESSING METHOD FOR MEMORY CELLS OF THIS DEVICE例文帳に追加

分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 - 特許庁

The semiconductor non-volatile memory cell array has a plurality of semiconductor non-volatile memory cells.例文帳に追加

半導体不揮発性メモリセルアレイは、複数個の半導体不揮発性メモリセルを有している。 - 特許庁

In 1997, Intel announced a new form of flash memory that would hold two bits in each memory cell. 例文帳に追加

1997年,Intelはそれぞれのメモリセルに2ビットを保持する新形式のフラッシュ・メモリを発表した． - コンピューター用語辞典

A redundancy memory cell array 31 has a plurality of blocks, each block has a plurality of memory cells.例文帳に追加

リダンダンシーメモリセルアレイ３１は、複数ブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁

To provide an inspection method of an integrated circuit memory which selects a memory cell near the peripheral part of a memory array and a memory twist part.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択する集積回路メモリの検査方法を提供すること。 - 特許庁

The cell transistor T and the ferroelectric capacitor C together form one memory cell.例文帳に追加

セルトランジスタＴ及び強誘電体キャパシタＣにより１つのメモリセルが構成される。 - 特許庁

The memory cell C0a includes one cell 31a and two transfer gates 32a, 33a.例文帳に追加

メモリセルＣ０ａは、１つのセル部３１ａと２つの転送ゲート３２ａ，３３ａを含む。 - 特許庁

To produce a memory cell having a cell capacitor and a peripheral transistor on a wafer.例文帳に追加

半導体基板上にセルキャパシタを有するメモリセル部と周辺トランジスタとを作り込む。 - 特許庁

To provide a semiconductor memory cell exhibiting superior switching characteristics and having a small cell size.例文帳に追加

スイッチング特性に優れ、セルサイズの小さい半導体メモリセルを提供することにある。 - 特許庁

To efficiently calculate a saving solution for replacing a defective memory cell by a spare cell.例文帳に追加

不良の記憶セルを予備セルに置換するための救済解を効率的に算出する。 - 特許庁

The memory cell includes a first data cell (11) storing a part of bits of the data symbols.例文帳に追加

メモリセルは、データシンボルの一部のビットを記憶する第１データセル（１１）を含んでいる。 - 特許庁

CELL POWER SWITCHING CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR APPLYING CELL POWER VOLTAGE THEREBY例文帳に追加

半導体メモリ装置のセルパワースイッチング回路とそれによるセルパワー電圧の印加方法 - 特許庁

In a cell contact pad system, a continuous dummy cell contact pad which intersects a cell gate electrode is formed in the outer circumference of a memory cell array.例文帳に追加

セルコンタクトパッド方式において、メモリセルアレイの外周部にセルゲート電極と交差し、連続するダミーのセルコンタクトパッドを形成する。 - 特許庁

To prevent the erroneous low determination of the threshold value of a memory cell to be programmed caused by the flowing-out of a cell current to an adjacent cell during program verification in a memory array having a bit line shared between memory cells.例文帳に追加

ビット線がメモリセル間で共有されたメモリアレイでは、プログラムベリファイ時に、隣接セルにセル電流が流出するために、プログラムすべきメモリセルのしきい値が低めに誤判定される。 - 特許庁

For memory cell transistors M11-Mmn, the neighboring memory cell transistors are connected in common to the drain lines D1, D2, etc., and the other neighboring memory cell transistors are connected in common to the source lines S1, S2, etc.例文帳に追加

メモリセルトランジスタＭ11〜Ｍmnは、隣接メモリセルトランジスタどうしがドレイン線Ｄ1 ，Ｄ2 ，・・・に共通接続され、他方の隣接メモリセルトランジスタどうしがソース線Ｓ1 ，Ｓ2 ，・・・に共通接続される。 - 特許庁

An ID chip is configured in such a manner that random data generated in a memory cell array due to variation of threshold voltage of each memory cell constituting the memory cell array is used as inherent identification information.例文帳に追加

本ＩＤチップは、メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いた構成とされる。 - 特許庁

Thereby, a memory cell circuit is formed which includes one memory cell not subjected to writing as an object to write the complementary bit data with an unused memory cell which is newly used.例文帳に追加

これにより、新たに使用する未使用のメモリセルと共に相補のビットデータを書き込む対象として、未書き込みである１つのメモリセルが含まれるメモリセル回路が形成される。 - 特許庁

A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.例文帳に追加

第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁

An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.例文帳に追加

メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁

The dummy memory cell 1a and its peripheral circuit are designed so that a time required for writing of the dummy memory cell 1a becomes the maximum value or more of a time required for writing for the memory cell 1.例文帳に追加

ダミーメモリセル１ａの書き込み所要時間が、メモリセル１への書き込み所要時間の最大値以上になるように、ダミーメモリセル１ａやその周辺回路を設計する。 - 特許庁

To sufficiently reduce the data inspection time by storing an address of a memory cell judged to be failed first by program verification and using the failed memory cell whose address is stored for a start memory cell by the succeeding program verification.例文帳に追加

データの検査時間を十分に短縮することができ、多値データの記憶にも使用することができる半導体記憶装置及びそのデータ検査方法を提供する。 - 特許庁

Thus, even when any defective memory cell exists in the memory component, the value of the least significant bit of the pixel value is always stored in the defective memory cell.例文帳に追加

これにより、メモリ部品内に不良メモリセルが存在していても、不良メモリセルに記憶されるのは、常に、画素値の最下位ビットの値となるようにしている。 - 特許庁

To provide a semiconductor memory in which a defective part can be replaced by a redundant cell when a defect is caused in a memory cell when a memory is used actually.例文帳に追加

実際のメモリ使用時においてメモリセルに不良が発生した時、その不良部分を冗長セルに置き換えることができる半導体メモリを提供する。 - 特許庁

To provide a semiconductor memory in which a defective memory cell can be replaced by a redundant memory cell without using an expensive external computer.例文帳に追加

コストのかかる外部のコンピュータを使用しなくても故障したメモリセルを冗長的なメモリセルと置き換えることのできる半導体記憶装置を提供する。 - 特許庁

A memory circuit stops application of write-in voltage to the memory cell during the test period, and applies wrote-in voltage to the memory cell after finish of the test period.例文帳に追加

記憶回路は、テスト期間中にメモリセルへの書き込み電圧の印加を停止し、テスト期間終了後に書き込み電圧をメモリセルに印加する。 - 特許庁

The second memory string includes a third memory cell aligned with the first memory cell along a second axis which is orthogonal to the first axis, and extends along the first axis.例文帳に追加

第２メモリストリングは、第１軸に対して直交する第２軸に沿って第１メモリセルと並ぶ第３メモリセルを含み、第１軸に沿って延在する。 - 特許庁

To provide a non-volatile semiconductor memory device wherein enlargement of an area of a memory cell array is suppressed while reliability of a memory cell transistor is maintained.例文帳に追加

メモリセルトランジスタの信頼性を維持しつつ、メモリセルアレイの面積の増大を抑制することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The memory cell array layer 400 includes: first memory cell regions 40A having the memory cells; and connection regions 40C provided with the interconnection portion 500.例文帳に追加

メモリセルアレイ層４００は、メモリセルＭＣを有する第１メモリセル領域４０Ａと、接続配線部５００が設けられた接続領域４０Ｃとを備える。 - 特許庁

To reliably detect a resistance state of a magnetoresistive memory device in a resistive cross point memory cell array, without markedly reducing the memory cell density.例文帳に追加

メモリセル密度を著しく低下させることなしに、抵抗性クロスポイントメモリセルアレイ内の磁気抵抗メモリ素子の抵抗状態を確実に検出すること。 - 特許庁

To provide a virtual static random access memory device having a function for refreshing data of a memory cell by using a dynamic memory cell and its driving method.例文帳に追加

ダイナミック型メモリセルを使用し、メモリセルのデータをリフレッシュさせる機能を有する仮想型スタティックランダムアクセスメモリ装置及びその駆動方法を提供する。 - 特許庁

By replacing the failed memory cell, the memory system may continue to be utilized without encountering subsequent errors due to the failed memory cell.例文帳に追加

不良メモリ・セルを置き換えることによって、そのメモリ・システムは、その不良メモリ・セルに起因する後続のエラーに出会うことなく利用され続けることができる。 - 特許庁

Common word lines WL1 to WL4 are connected to the memory cells of the strings of the data memory cell block 1 and the reference memory cell block 2.例文帳に追加

データメモリセルブロック１の各ストリングのメモリセルと参照メモリセルブロック２の各ストリングのメモリセルには共通のワード線ＷＬ１〜ＷＬ４を接続する。 - 特許庁