「Memory Cell」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

MEMORY CELL HAVING TRENCH AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

トレンチを有するメモリセルおよび該メモリセルを製造するための方法 - 特許庁

A logical level of data held in the memory cell is detected depending on whether a memory cell current is larger than the reference current or not.例文帳に追加

メモリセル電流が基準電流より大きいか小さいかにより、メモリセルに保持されているデータの論理レベルが検出される。 - 特許庁

The memory cell array block 200 includes at least first and second memory cell blocks 21, 22 divided into blocks with an erasure unit.例文帳に追加

メモリセルアレイブロック２００は、消去単位でブロック分割された少なくとも第１及び第２のメモリセルブロック２１，２２を含む。 - 特許庁

To provide a cross-point memory cell with high integration inexpensively.例文帳に追加

集積度の高いクロスポイント型メモリセルを低コストで提供する。 - 特許庁

A trench area 14 is formed on a memory cell P-type well 13.例文帳に追加

メモリセルＰ型ウェル１３にトレンチ領域１４を形成する。 - 特許庁

After that, a memory cell 1 is selected, and data can be read out.例文帳に追加

その後、メモリセル１が選択され、データ読み出しが可能になる。 - 特許庁

CIRCUIT AND METHOD FOR DETERMINING RESISTIVE STATE OF RESISTIVE MEMORY CELL例文帳に追加

抵抗メモリセルの抵抗状態を判別する回路および方法 - 特許庁

Thus, a defective memory cell can be correctly replaced with a redundant memory cell by using a normal tester for post-process.例文帳に追加

これにより、通常の後工程用のテスタを用いて不良メモリセルを冗長メモリセルに正しく置換することが可能となる。 - 特許庁

To provide a conductor structure for a magnetic memory cell which optimizes the using of a current for switching the data layer of the memory cell.例文帳に追加

メモリセルのデータ層を切り替えるための電流の使用を最適化する、磁気メモリセルのための導体構造を提供する。 - 特許庁

A control circuit controls various operations on the memory cell array.例文帳に追加

制御回路は、メモリセルアレイに対する各種動作を制御する。 - 特許庁

To obtain a split-gate type memory cell having superior erasure characteristics.例文帳に追加

消去特性の優れたスプリットゲート型メモリセルを提供する。 - 特許庁

Writing of data is executed from a memory cell at a source side.例文帳に追加

デ−タの書き込みは、ソ−ス側のメモリセルから実行される。 - 特許庁

An integrated circuit includes an OTP memory cell and a sense amplifier 20 coupled to the memory cell via a first bit line and a second bit line.例文帳に追加

集積回路は、ＯＴＰメモリセルと、第１および第２ビット線を介してメモリセルに接続されたセンスアンプ２０とを備える。 - 特許庁

To suppress variations in writing/erasing characteristics into/from a memory cell.例文帳に追加

メモリセルに対する書き込み／消去特性のばらつきの抑制。 - 特許庁

CELL OF CONTENT ADDRESSABLE MEMORY IN WHICH COMPARE IS IMPROVED BY BOOTSTRAP例文帳に追加

ブートストラップで比較が改良された連想記憶装置のセル - 特許庁

Thus, the threshold voltage of the selected memory cell is reduced.例文帳に追加

それにより、選択されたメモリセルのしきい値電圧が下降する。 - 特許庁

MEMORY CELL WITH MAGNETIC TUNNEL JUNCTION IN SERIES WITH TUNNEL JUNCTION例文帳に追加

トンネル接合に直列の磁気トンネル接合を備えたメモリ・セル - 特許庁

To provide a memory cell etc. containing semiconductor features and a phase-change material.例文帳に追加

メモリ・セルは、半導体フィーチャおよび相変化材料を含む。 - 特許庁

Therefore, a common test pattern can be used in order to test a regular memory cell and a parity memory cell, and the test cost can be reduced.例文帳に追加

このため、レギュラーメモリセルおよびパリティメモリセルを試験するために共通の試験パターンを使用でき、試験コストを削減できる。 - 特許庁

NONVOLATILE MEMORY DEVICE AND MULTILEVEL CELL PROGRAMMING METHOD USING THE SAME例文帳に追加

不揮発性メモリ装置とそれを用いたマルチレベルセルプログラム方法 - 特許庁

MEMORY CELL MADE OF SUPERCONDUCTOR AND ITS SIGNAL READING DEVICE例文帳に追加

超電導体からなるメモリー素子及びその信号読出し装置 - 特許庁

METHOD OF ETCHING CAPACITOR STACK ASSOCIATED WITH FERROELECTRIC MEMORY CELL例文帳に追加

強誘電体メモリセルに関連するキャパシタスタックのエッチング方法 - 特許庁

CIRCUIT FOR SENSING MEMORY CELL RESISTIVE STATE IN MRAM DEVICE例文帳に追加

ＭＲＡＭデバイス内のメモリセルの抵抗状態を感知する回路 - 特許庁

A method for performing a read operation from a magnetic random access memory (MRAM) cell (70a/70b/70c/70d) in a memory cell string (12) is provided.例文帳に追加

メモリセルストリング（１２）内の磁気ランダムアクセスメモリ（ＭＲＡＭ）セル（７０ａ／７０ｂ／７０ｃ／７０ｄ）からの読出し処理を実施する方法を提供する。 - 特許庁

Writing into the memory cell 1 is started simultaneously with the latching operation.例文帳に追加

そして上記ラッチと同時にメモリセル１への書き込みを行う。 - 特許庁

CIRCUIT FOR READING OUT MEMORY CELL PROVIDED WITH FERROELECTRIC CAPACITOR例文帳に追加

強誘電体キャパシタを備えたメモリセルを読み出すための回路 - 特許庁

BIT CELL ARRAY FOR PREVENTING COUPLING PHENOMENON IN READ-ONLY MEMORY例文帳に追加

リードオンリーメモリでのカップリング現象を防止するためのビットセルアレイ - 特許庁

An integrated circuit includes a mask ROM including an array of a memory cell.例文帳に追加

集積回路は、メモリセルのアレイを含むマスクＲＯＭを含む。 - 特許庁

SEMICONDUCTOR MEMORY FOR NORMALLY PERFORMING REPLACEMENT WITH REDUNDANCY CELL ARRAY例文帳に追加

冗長セルアレイへの置き換えを正常に行う半導体メモリ - 特許庁

METHOD FOR MANUFACTURING NANO PATTERN AND NANO PATTERN SUBSTRATE, SEMICONDUCTOR MEMORY CELL例文帳に追加

ナノパターン製造方法およびナノパターン基板、半導体メモリセル - 特許庁

The first contact wiring connects one end of the circuit section and the first wiring between the first memory cell array and the second memory cell array.例文帳に追加

第１コンタクト配線は、第１メモリセルアレイ部と第２メモリセルアレイ部との間で、回路部の一端と第１配線とを接続する。 - 特許庁

The semiconductor device includes a memory cell area having memory cells for storing information, and a logic cell area having a logic circuit.例文帳に追加

半導体装置は、情報を記憶するメモリセルを有するメモリセル領域と、論理回路を有するロジックセル領域とを有する。 - 特許庁

To take out selectively information of a memory cell with one time access from multi-level information held in a memory cell transistor.例文帳に追加

メモリセルトランジスタが保持している多値の情報から、メモリセルの情報を１度のアクセスで選択的に取り出すことを可能にする。 - 特許庁

Readout of information of a selected memory cell and the reference potential precharge of the memory cell to be selected next are overlappingly performed.例文帳に追加

選択されたメモリセルの情報の読み出しと次に選択されるメモリセルの参照電位プリチャージはオーバーラップして行われる。 - 特許庁

INTEGRATED CIRCUIT HAVING MEMORY CELL STORING DATA BIT AND METHOD FOR WRITING WRITE-IN DATA BIT IN MEMORY CELL IN INTEGRATED CIRCUIT例文帳に追加

データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 - 特許庁

To reduce the number of precharge before data are written in a memory cell.例文帳に追加

メモリセルにデータを書き込む前のプリチャージ回数を低減する。 - 特許庁

To provide a memory cell using a resistance variation element that can be applied easily to the inside of a logic circuit, and to provide a method of controlling the memory cell.例文帳に追加

ロジック回路中に容易に適用可能な抵抗変化素子を用いたメモリセルとその制御方法を提案する。 - 特許庁

To provide a semiconductor memory device which can avoid false detection of a memory cell having a small cell capacitance, thereby preventing an increase in test time.例文帳に追加

セル容量が小のメモリセルの誤検出を回避可能とし、テスト時間の増大を防ぐ半導体記憶装置の提供。 - 特許庁

Then, an insulating film 107 is formed on the memory cell region.例文帳に追加

次に、メモリセル領域上に絶縁膜１０７を形成する。 - 特許庁

To reduce test cost by fitting a physical position of a regular memory cell where data are read or written to a physical position of a parity memory cell.例文帳に追加

データが読み書きされるレギュラーメモリセルの物理的位置をパリティメモリセルの物理的位置に合わせ、試験コストを削減する。 - 特許庁

In the structure formed in this way, the memory cell area can be made 4F^2.例文帳に追加

このような構造でメモリセルの面積を４Ｆ^２とできる。 - 特許庁

The diffusion layer B at the side of the memory cell M2 is connected to the bit lines 23, 24, which are different from a bit line whereto the memory cell M1 is connected.例文帳に追加

メモリセルＭ２側の拡散層Ｂは、メモリセルＭ１が接続されるビット線とは異なるビット線２３，２４に接続される。 - 特許庁

Consequently, read-out operation speed of data from a memory cell is increased.例文帳に追加

この結果、メモリセルからのデータの読み出し動作が高速になる。 - 特許庁

Operation of the second decoder 18 being not used for decoding of the redundant memory cell string is stopped at the time of operation of the redundant memory cell string.例文帳に追加

冗長メモリセル列のデコードに使用されない第２デコーダ１８の動作は、冗長メモリセル列の動作時に停止される。 - 特許庁

As opposed to a selected memory cell, the potential of unselected word line WL3 of a memory cell adjacent to a source line side is set to 0 V.例文帳に追加

選択メモリセルに対しソ−ス線側に隣接するメモリセルの非選択ワ−ド線ＷＬ３の電位は、０Ｖに設定される。 - 特許庁