「Memory Cell」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

A fail memory 1 stores an address of a defective memory cell existing in a memory device (not illustrated) and a data bit (fail information).例文帳に追加

フェイルメモリ１は、メモリデバイス（図示なし）に存在している不良メモリセルのアドレス，データビット（フェイル情報）を記憶している。 - 特許庁

The first and second memory strings include: first and second memory cell groups having a plurality of memory cells; and first and second selection gates.例文帳に追加

第１、第２メモリストリングは、複数のメモリセルを有する第１、第２メモリセル群と、第１、第２選択ゲートと、を有する。 - 特許庁

The nonvolatile memory element comprises memory cell units comprising a pair of memory transistors and one selective transistor.例文帳に追加

本発明の不揮発性メモリ素子は、一対のメモリトランジスタと一つの選択トランジスタで構成されたメモリセルユニットで構成される。 - 特許庁

The spare memory part 19 replaces a defective memory part 9 being the memory part 9 in which defect exists in the first reference cell 5.例文帳に追加

予備記憶部１９は、第１リファレンスセル５に不具合がある記憶部９としての不良記憶部９を置換する。 - 特許庁

To provide a semiconductor memory device which miniaturizes each memory cell while suppressing degradation of a characteristic of the semiconductor memory device.例文帳に追加

半導体記憶装置の特性の低下を抑制しつつ、メモリセルの微細化をはかった半導体記憶装置を提供する。 - 特許庁

The nonvolatile semiconductor memory has a memory-cell array 4000 so constituted as to provide a plurality of memory cells 410 respectively in its row an column directions.例文帳に追加

行方向及び列方向に複数のメモリセル４１０が配設されて構成されたメモリセルアレイ４０００を有する。 - 特許庁

To provide a semiconductor memory that is advantageous to high-speed access to a memory cell, and also to provide a control method of the semiconductor memory.例文帳に追加

メモリセルへのアクセスの高速化に対して有利な半導体記憶装置およびその制御方法を提供する。 - 特許庁

A method and apparatus for writing data to a magnetic memory element, such as a spin-torque transfer random access memory (STRAM) memory cell.例文帳に追加

スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）メモリセルのような磁気メモリ素子に、データを書込むための方法および装置。 - 特許庁

The semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements are arranged and a program verify-circuit 30.例文帳に追加

半導体記憶装置は、複数のメモリ素子を配列したメモリセルアレイ２１と、プログラムベリファイ回路３０とを備える。 - 特許庁

A semiconductor memory device includes a memory cell array 1 in which a plurality of memory cells for storing one of multiple threshold levels are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、複数の閾値レベルのうちの１つを記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

In a memory cell section, a plurality of memory cells each having a memory transistor and a ferroelectric capacitor connected in parallel are connected in series.例文帳に追加

メモリセル部にはメモリトランジスタと強誘電体キャパシタが並列接続されたメモリセルが複数個直列接続される。 - 特許庁

To provide a method for manufacturing memory cells of a nonvolatile memory device that can reduce the size of a unit memory cell.例文帳に追加

単位メモリセルの大きさを減少させ得る非揮発性メモリ素子のメモリセルの製造方法を提供することである。 - 特許庁

To periodically carry out refresh of a memory cell by a refresh timer and to avoid the contention between a memory access and memory refresh.例文帳に追加

メモリセルのリフレッシュをリフレッシュタイマーにより周期的に実行し、かつメモリアクセスとメモリリフレッシュの衝突を回避する。 - 特許庁

SEMICONDUCTOR DEVICE, NON-VOLATILE RANDOM ACCESS MEMORY, FLOATING GATE MEMORY CELL SEMICONDUCTOR MEMORY ARRAY, AND METHOD OF FORMING THE SAME例文帳に追加

半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 - 特許庁

This semiconductor memory device is provided with a memory cell array 21 in which a plurality of memory elements 1 are arrayed, and a write state machine 32.例文帳に追加

半導体記憶装置は、複数のメモリ素子１を配列したメモリセルアレイ２１と、ライトステートマシーン３２とを備える。 - 特許庁

A redundant memory cell array that stores the number of times that defects are repaired is provided in a spare memory in a semiconductor memory device.例文帳に追加

半導体記憶装置におけるスペアメモリ内に、不良救済回数を記憶する冗長メモリセルアレイを設ける。 - 特許庁

In order to distinguish this, a memory cell for flags (flag cell) is prepared, and a reading operation depending on the data of the flag cell is carried out.例文帳に追加

これを区別するため、フラグ用のメモリセル（フラグセル）を用意し、このフラグセルのデータに応じた読み出し動作をする。 - 特許庁

To reduce characteristic difference cause between a cell current from regular memory cells and a reference cell current and depending on cell positions.例文帳に追加

レギュラーメモリセルからのセル電流と、リファレンスセル電流との間に生ずる、セル位置に依存した特性差を低減すること。 - 特許庁

To reduce the time for calculating a repair method for repairing a defective cell of a main memory cell array using a spare cell array.例文帳に追加

メインメモリセルアレイの不良セルをスペアセルアレイで救済する救済方法を算出する時間を短縮すること。 - 特許庁

A memory cell array 10 is divided into an upper part cell array 10a and a lower part cell array 10b consisting of plural banks respectively.例文帳に追加

メモリセルアレイ１０は、それぞれ複数バンクからなる上部セルアレイ１０ａと下部セルアレイ１０ｂに分けられている。 - 特許庁

A sense amplifier SAB#0 disposed between two memory cell arrays MA#00 and MA#01, includes sense amplifiers 62, 63 and spare memory cells SCell00-SCell51 available as spare memory cells of memory cells included in memory cell arrays MA#00, MA#01.例文帳に追加

２つのメモリセルアレイＭＡ＃００，ＭＡ＃０１の間に配置されるセンスアンプＳＡＢ＃０は、センスアンプ６２，６３と、メモリセルアレイＭＡ＃００，ＭＡ＃０１に含まれるメモリセルの予備メモリセルとして利用可能なスペアメモリセルＳＣｅｌｌ００〜ＳＣｅｌｌ５１とを含む。 - 特許庁

The flash memory stores a write pulse applied to a flash memory cell at writing of data to the flash memory to a nonvolatile memory other than the flash memory cell so as to minimize the write time.例文帳に追加

フラッシュメモリにおいてフラッシュメモリへのデータ書き込み時にフラッシュメモリセルに印加された書き込みパルスをフラッシュメモリセルとは別の不揮発性メモリに格納することにより、書き込み時間を最小限にすることができるようにする。 - 特許庁

To substantially improve data retention characteristics of a second cell (a reference cell, a redundancy memory cell, an OTP region, etc.), comprising substantially the same steps and same structure as those of a first cell (memory cell), without increasing the number of steps needlessly.例文帳に追加

徒に工程数を増加させることなく、第１のセル（メモリセル）とほぼ同一工程・同一構造によりなる第２のセル（リファレンスセル、冗長メモリセル、ＯＴＰ領域等）のデータリテンション特性を大幅に向上させる。 - 特許庁

To greatly improve data retention characteristics of a second cell (reference cell, redundancy memory cell, OTP area or the like) having a process and a structure almost similar to those of a first cell (memory cell) without unnecessarily increasing the number of steps.例文帳に追加

徒に工程数を増加させることなく、第１のセル（メモリセル）とほぼ同一工程・同一構造によりなる第２のセル（リファレンスセル、冗長メモリセル、ＯＴＰ領域等）のデータリテンション特性を大幅に向上させる。 - 特許庁

NON-VOLATILE SEMICONDUCTOR MEMORY, AND WRITE-IN AND READ-OUT METHOD FOR NON-VOLATILE MEMORY CELL例文帳に追加

不揮発性半導体記憶装置並びに不揮発性メモリセルの書き込み及び読み取り方法 - 特許庁

As the drain (sub-bit line) of a memory cell is held at a ground potential, a problem of memory disturbance is not caused.例文帳に追加

メモリセルのドレイン（副ビット線）はグランド電位に保持するので、メモリディスターブの問題を生じない。 - 特許庁

SYSTEM AND METHOD FOR DETERMINING LOGIC STATE OF MEMORY CELL IN MAGNETIC TUNNEL JUNCTION MEMORY DEVICE例文帳に追加

磁気トンネル接合メモリデバイスにおけるメモリセルの論理状態を判定するためのシステム及び方法 - 特許庁

To provide a nonvolatile semiconductor memory device which has a high arrangement efficiency of a transistor in a memory cell.例文帳に追加

メモリセルのトランジスタの配置効率が高い不揮発性半導体記憶装置を提供する。 - 特許庁

In the nonvolatile memory, each bit line BL is coupled electrically to each tunnel magnetic resistance element TMR of each memory cell.例文帳に追加

ビット線ＢＬは、メモリセルのトンネル磁気抵抗素子ＴＭＲと電気的に結合される。 - 特許庁

To provide a magnetic memory device wherein write data can be accurately written to a selected memory cell.例文帳に追加

正確に書込データを選択メモリセルに書込むことのできる磁気メモリ装置を提供する。 - 特許庁

Subsequently, a memory information is written on the memory cell of the flash ROM in a probe inspection process.例文帳に追加

続いて、プローブ検査工程においてフラッシュＲＯＭのメモリセルに記憶情報を書き込む。 - 特許庁

Each memory cell in each memory area 40 can be accessed from one of these ports.例文帳に追加

各メモリ領域４０内の各メモリセルは、これらのポートのいずれかからアクセスすることができる。 - 特許庁

To reduce the area of a redundant memory cell replacement circuit in a semiconductor memory device.例文帳に追加

半導体メモリ装置において、冗長メモリセル置換回路の面積を低減することにある。 - 特許庁

NONVOLATILE MEMORY CELL, SEMICONDUCTOR DEVICE USING IT, AND METHOD OF FORMING NONVOLATILE MEMORY例文帳に追加

不揮発性メモリセルおよびそれを用いた半導体装置および不揮発性メモリの形成方法 - 特許庁

This method is a method for refreshing a reference memory cell (Cref) in a non-volatile memory.例文帳に追加

本発明は、不揮発性メモリ（１０）内の基準メモリセル（Ｃｒｅｆ）をリフレッシュする方法である。 - 特許庁

To provide a semiconductor device whose memory holding characteristic does not deteriorate even if a memory cell is fined.例文帳に追加

メモリセルの微細化を行っても記憶保持特性が劣化しない半導体装置を提供する。 - 特許庁

MAGNETORESISTIVE MEMORY CELL USING FLOATING BODY EFFECT, MEMORY DEVICE HAVING THE SAME AND METHOD OF OPERATING THE SAME例文帳に追加

フローティングボディー効果を利用した磁気抵抗メモリセル、これを含むメモリ素子及びその動作方法 - 特許庁

To provide a high integration nonvolatile semiconductor memory in which a memory cell has a trap site.例文帳に追加

メモリセルがトラップサイトを有しながらも、高集積な不揮発性半導体記憶装置を提供する。 - 特許庁

The memory cell array is provided with 9 memory banks 1 to 9 arranged like a 3×3 matrix.例文帳に追加

メモリセルアレイは、３×３のマトリクス状に配置された９個のメモリバンク１〜９を備えている。 - 特許庁

To provide a semiconductor memory device for repairing a memory cell in which reset has failed.例文帳に追加

リセットフェイルが発生したメモリセルを回復させることのできる半導体記憶装置を提供する。 - 特許庁

To reduce a circuit scale of a semiconductor device having a memory cell array divided into a plurality of memory mats.例文帳に追加

メモリアルアレイが複数のメモリマットに分割された半導体装置の回路規模を縮小する。 - 特許庁

To provide a semiconductor memory device surely reading data from a selected memory cell.例文帳に追加

選択メモリセルから確実にデータを読み出すことのできる半導体記憶装置を提供する。 - 特許庁

A memory cell has a selection gate 6 and a memory gate 8 disposed on one side surface of the selection gate 6.例文帳に追加

メモリセルは、選択ゲート６とその一方の側面に配置されたメモリゲート８とを有している。 - 特許庁

To provide a nonvolatile semiconductor memory device in which the electric characteristics of a memory cell are improved.例文帳に追加

メモリーセルの電気的特性の向上が図られた不揮発性半導体記憶装置を提供する。 - 特許庁

A semiconductor memory storage cell and a memory comprising an array of these storage cells are disclosed.例文帳に追加

半導体メモリ記憶セルおよびこれらメモリ記憶セルのアレイを含むメモリが開示されている。 - 特許庁