Memoryを含む例文一覧と使い方
該当件数 : 50000件
Each memory block includes a plurality of memory cells and a plurality of word lines connected to the plurality of respective memory cells.例文帳に追加
各メモリブロックは、複数のメモリセルと、複数のメモリセルにそれぞれ接続される複数のワード線を有する。 - 特許庁
The cord memory controller 10 executes the access to the image memory 3, only when the content of the image memory 3 is changed.例文帳に追加
コードメモリコントローラ(10)は、画像メモリ(3)の内容に変更があったときのみ画像メモリへのアクセスを行う。 - 特許庁
The detachable external memory device 2 is further provided with a readable and writable flash memory 4 as a main memory device.例文帳に追加
また、着脱式外部記憶装置2は、主な記憶装置として読み書き可能なフラッシュメモリ4を備える。 - 特許庁
The storage section 12 is provided with a telephone number memory 13, a password data memory 14, and a personal attribute memory 15.例文帳に追加
記憶部12は、電話番号メモリ13、暗証データメモリ14及び個人属性メモリ15を備えている。 - 特許庁
To provide a semiconductor memory system, a memory control circuit, and a semiconductor memory device which are suitable for high-frequency operations.例文帳に追加
高周波数動作に適した半導体メモリシステム、メモリ制御回路及び半導体メモリ装置を提供する。 - 特許庁
MEMORY CONTROLLER, PRINT CONTROLLER, METHOD FOR CONTROLLING MEMORY, METHOD FOR CONTROLLING PRINT, PRINT CONTROL SYSTEM, AND MEMORY MEDIUM例文帳に追加
メモリ制御装置、印刷制御装置、メモリ制御方法、印刷制御方法、印刷制御システム、及び記憶媒体 - 特許庁
To provide a memory controller and a memory system unit capable of using a flash memory with a large page size in an existing system.例文帳に追加
ページサイズが大きいフラッシュメモリを、既存のシステムで使用できるメモリコントローラおよびメモリシステム装置を提供する。 - 特許庁
The memory module has connectors 36, 54a, 54b connecting the memory module such that the memory modules are stacked.例文帳に追加
本発明の1実施形態では、メモリモジュールは、メモリモジュールをスタック構成をなすように接続するコネクタ(36,54a,54b)を備える。 - 特許庁
This memory system has at least one memory module operating at a data transfer speed of the memory module.例文帳に追加
このメモリ・システムはメモリ・モジュールのデータ転送速度で動作する少なくとも1つのメモリ・モジュールを備えている。 - 特許庁
A memory manager sets, when securing a memory region in a RAM, an allocation time of the memory.例文帳に追加
メモリマネージャは、RAMにおけるメモリ領域を確保する際にそのメモリ領域の生存時間を設定する。 - 特許庁
The improved flash EEPROM memory-based storage subsystem includes one or more flash memory arrays, each flash memory array being provided with three data registers and a controller circuit.例文帳に追加
1以上のフラッシュメモリアレイを含み、各アレイは3つのデータレジスタと1つのコントローラ回路とを備える。 - 特許庁
A flash/EEPROM memory cell having the same structure as a memory cell M1 is used as a memory cell RM1 for reference.例文帳に追加
リファレンス用メモリーセルRM1として、メモリーセルM1と同じ構造のフラッシュ/EEPROMメモリーセルを用いる。 - 特許庁
NON-VOLATILE MEMORY DEVICE, MEMORY ARRAY, AND METHOD FOR STORING CODED INFORMATION IN NON-VOLATILE MEMORY AS INFORMATION BIT例文帳に追加
不揮発性メモリデバイス、メモリアレイ、および、不揮発性メモリに情報ビットとしてコード化された情報を記憶する方法 - 特許庁
The memory accelerator has a memory bus acceleration system 102 and memory bus accelerators 104, 106, 108, 110.例文帳に追加
メモリアクセラレータは、メモリバスアクセラレーションシステム装置102とメモリバスアクセラレータ104,106,108,110とを有する。 - 特許庁
SEMICONDUCTOR MEMORY, WRITE-IN METHOD FOR SEMICONDUCTOR MEMORY, AND REWRITING METHOD FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体記憶装置および半導体記憶装置の書き込み方法および半導体記憶装置の書き換え方法 - 特許庁
This host device is inserted with a memory system having a semiconductor memory and a controller controlling the semiconductor memory.例文帳に追加
ホスト装置は、半導体メモリと半導体メモリを制御するコントローラとを具備するメモリシステムを挿入される。 - 特許庁
COMPOSITION FOR SHAPE-MEMORY ELASTOMER, MOLDING FOR SHAPE-MEMORY ELASTOMER AND SHAPE-MEMORY ELASTOMER MOLDING例文帳に追加
形状記憶性エラストマー用組成物、形状記憶性エラストマー用成形体および形状記憶性エラストマー成形体 - 特許庁
A ferroelectric memory device 10 comprises a first ferroelectric memory 100 and a second ferroelectric memory 200.例文帳に追加
強誘電体メモリ装置10は、第1強誘電体メモリ100と、第2強誘電体メモリ200とを含む。 - 特許庁
The nonvolatile memory array includes a flash memory array having first and second blocks of three state memory cells inside.例文帳に追加
不揮発性メモリアレイは、内部に3状態メモリセルの第1および第2ブロックを有するフラッシュメモリアレイを含む。 - 特許庁
SEMICONDUCTOR MEMORY DEVICE, METHOD OF MANUFACTURING SEMICONDUCTOR MEMORY DEVICE AND INFORMATION REWRITING METHOD FOR SEMICONDUCTOR MEMORY DEVICE例文帳に追加
半導体記憶装置、半導体記憶装置の製造方法及び半導体記憶装置の情報書き換え方法 - 特許庁
The semiconductor memory system comprises a memory controller, N system data buses, and a first to P-th memory module groups.例文帳に追加
半導体メモリシステムは、メモリコントローラ、N個のシステムデータバス及び第1ないし第Pメモリモジュール群を具備する。 - 特許庁
This nonvolatile semiconductor memory comprises a memory cell including the memory transistor MT and the selection transistor ST.例文帳に追加
不揮発性半導体記憶装置は、メモリトランジスタMTと選択トランジスタSTとを含むメモリセルを備えている。 - 特許庁
MEMORY CELL DECODER, SEMICONDUCTOR MEMORY PROVIDED WITH THIS DECODER AND HIGH VOLTAGE SUPPLY METHOD FOR NONVOLATILE SEMICONDUCTOR MEMORY例文帳に追加
メモリセルデコーダ、これを備える半導体メモリ装置および不揮発性半導体メモリ装置の高電圧供給方法 - 特許庁
NONVOLATILE FERROELECTRIC MEMORY CELL ARRAY BLOCK, AND NONVOLATILE FERROELECTRIC MEMORY DEVICE UTILIZING THIS MEMORY CELL ARRAY BLOCK例文帳に追加
不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置 - 特許庁
In some embodiments, the MLC memory cell comprises a spin-torque transfer random access memory (STRAM) memory cell.例文帳に追加
いくつかの実施形態においては、MLCメモリセルは、スピントルクトランスファランダムアクセスメモリ(STRAM)メモリセルを備える。 - 特許庁
The display controller circuit controls a display memory having a plurality of memory locations each having memory depths.例文帳に追加
メモリ深度を各々有する複数のメモリロケーションを有するディスプレイメモリを制御するためのディスプレイコントローラ回路。 - 特許庁
Only a distortion which classifies the normal memory position in the defective memory position bitmap into the defective memory position is allowed.例文帳に追加
欠陥メモリ位置ビットマップ内の正常なメモリ位置を、欠陥メモリ位置に分類する歪みのみが許容される。 - 特許庁
Three or more memory buses 30a, 30b, 30c, 30d are routed to a memory forming an assembly of the memory module.例文帳に追加
本発明の1実施形態では、3つ以上のメモリバス(30a,30b,30c,30d)が、メモリモジュールのアセンブリをなすメモリにルーティングされる。 - 特許庁
A memory array 101 of the memory circuit 100 includes at least one memory cell 101a for storing data.例文帳に追加
メモリ回路100のメモリアレイ100aは、データを記憶する少なくとも一つのメモリセル101aを含む。 - 特許庁
SEMICONDUCTOR MEMORY, SEMICONDUCTOR MEMORY SYSTEM USING IT, AND METHOD OF MANUFACTURING QUANTUM DOT USED FOR SEMICONDUCTOR MEMORY例文帳に追加
半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法 - 特許庁
a conventional distributed memory design where each node consists of a superconducting CPU, superconducting memory and conventional DRAM memory 例文帳に追加
それぞれのノードが超伝導CPU, 超伝導メモリおよび通常のDRAMメモリからなる, 通常の分散メモリ設計 - コンピューター用語辞典
To provide a semiconductor memory device which includes fin-type FETs adopted as memory cells, and arrays of small memory cells.例文帳に追加
メモリセルとしてFin型FETを採用し、かつ、メモリセルアレイのサイズが小さい半導体記憶装置を提供する。 - 特許庁
The memory bus has a plurality of segments, and the memory assemblies are connected to each other via the memory bus.例文帳に追加
このメモリ・バスは複数のセグメントを備え、このメモリ・アセンブリは当該メモリ・バスを介して相互接続されている。 - 特許庁
Also, when a stand-by failure occurs in the memory cell 1 in a certain column, the memory cell is substituted with a redundant memory cell.例文帳に追加
また、ある列のメモリセル1にスタンバイ不良が発生すると、このメモリセルは冗長メモリセルに置換される。 - 特許庁
The decompressed data stored in the cache memory 100 is transferred to the main memory 300 by a cache memory controller 150.例文帳に追加
キャッシュメモリ100に格納された伸長データは、キャッシュメモリコントローラ150によりメインメモリ300に移動される。 - 特許庁
MEMORY AREA ALLOCATION CONTROLLER, MEMORY AREA ALLOCATION CONTROL PROGRAM AND MEMORY AREA ALLOCATION CONTROL METHOD例文帳に追加
メモリ領域割り当て制御装置、メモリ領域割り当て制御プログラム、及びメモリ領域割り当て制御方法 - 特許庁
For example, the first memory part 48 is set in the cache memory mode, and the second memory part 49 is set in the RAM mode.例文帳に追加
例えば、第1メモリ部48をキャッシュメモリ・モードに設定し、第2メモリ部49をRAMモードに設定する。 - 特許庁
To avoid excess over a memory band width of one memory, of a memory band width necessary for IP conversion.例文帳に追加
IP変換に必要となるメモリ帯域幅が1つのメモリのメモリ帯域幅を上回ることを回避すること。 - 特許庁
A memory cell is refreshed successively for each of a plurality of memory cell blocks 2071-2074, and a refresh defect memory cell is also refreshed when the memory cell of the other memory cell blocks with the same row address as the refresh defect memory cell is to be refreshed when the refresh defect memory cell exists.例文帳に追加
複数のメモリセルブロック207_1〜207_4毎にメモリセルを順次リフレッシュし、リフレッシュ欠陥メモリセルが存在する場合には、リフレッシュ欠陥メモリセルと同一のローアドレスを有する他のメモリセルブロックのメモリセルをリフレッシュする時にリフレッシュ欠陥メモリセルも共にリフレッシュする。 - 特許庁
The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.例文帳に追加
半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁
To connect a memory device to a memory control unit, wherein the memory device has a memory area whose size exceeds that which the memory control unit can control by a single chip select signal, so that the memory device can flexibly support a plurality of memory control units.例文帳に追加
メモリ制御ユニットが単一のチップセレクト信号で制御可能なメモリ領域を越える領域を有するメモリ装置であっても、そのメモリ制御ユニットに接続することができ、複数のメモリ制御ユニットに柔軟に対応できるメモリ装置を提供する。 - 特許庁
OPERATING METHOD OF SEMICONDUCTOR MEMORY DEVICE例文帳に追加
半導体記憶装置の動作方法 - 特許庁
IMAGE PROCESSING DEVICE AND MEMORY MEDIUM例文帳に追加
画像処理装置および記憶媒体 - 特許庁
BURST SIGNAL GENERATOR AND MEMORY UNIT例文帳に追加
バースト信号発生器及びメモリユニット - 特許庁
TELEVISION WITH DELAY MEMORY REPRODUCING FUNCTION例文帳に追加
遅延記憶再生機能付きテレビジョン - 特許庁
METHOD FOR FABRICATING SEMICONDUCTOR MEMORY ELEMENT例文帳に追加
半導体記憶素子の作製方法 - 特許庁
INCORPORATED SELF-TESTING CIRCUIT FOR MEMORY ELEMENT例文帳に追加
メモリー素子用内蔵自己テスト回路 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
