「Memory」に関連した英語例文の一覧と使い方(1000ページ目) - Weblio英語例文検索

Then, when the access to the memory is completed, a data set representing identification data and burst lengths stored in a first queue 6 and a second queue 7 is updated, and data access which responds to a next DMA request is executed to the memory.例文帳に追加

そしてそのメモリへのアクセスが終了すると、第１のキュー６及び第２のキュー７に格納された識別データ及びバースト長を表すデータのセットが更新されて、次のＤＭＡ要求に応じたメモリへのデータアクセスが実行される。 - 特許庁

To provide an image processing technique which can handle both a CCD and a contact image sensor (CIS), excellent in memory efficiency, stores image data read by each device in a memory and controls reading the image data thus stored in a rectangular area unit.例文帳に追加

ＣＣＤ及びＣＩＳの双方に対応可能であり、各デバイスにより読み取った画像データのメモリへの格納、その格納したデータの読み出しを矩形領域単位に制御して、メモリ効率に優れた画像処理技術を提供する。 - 特許庁

A method of reading a flash memory device divides a plurality of page buffers connected to a memory cell array through a lot of bit lines into at least two groups, sequentially shifts a point in time to drive the page buffers on a group unit and reads the storage status of each cell.例文帳に追加

フラッシュメモリ素子の読出し方法は、多数のビットラインを介してメモリセルアレイに連結された複数のページバッファを少なくとも２つのグループに分割し、ページバッファをグループ単位で順次時点をずらして駆動し、各セルの記憶状態を読み出す。 - 特許庁

Even if a folded part of an adhesion layer is generated and thickness is thickened when release paper is removed from the double-sided tapes 30a and 30b, stress distortion is not left in the memory type liquid crystal display device 6 since the memory type liquid crystal display device is within the recessed parts.例文帳に追加

両面テープ３０ａ、３０ｂから剥離紙を剥がすときに粘着層に折返部が生じて厚さが厚くなっても、凹所内であるため、その上から貼り付けた記憶型液晶表示装置６に応力歪みが残ることはない。 - 特許庁

An intermediary device 2 moves received data out of the intermediary device 2 via a memory card 7, and a display terminal 4 receives data, moved from the intermediary device 2, from the memory card 7 and recognizably presents it at a place remote from the intermediary device 2.例文帳に追加

中継器２は受信したデータをメモリーカード７を介して中継器２の外部へ移動させ、表示端末４はメモリーカード７により中継器２から移動されたデータを受け取り中継器２から離れた場所で確認可能に提示する。 - 特許庁

If there are factors restraining the travel of own vehicle, the number of times of occurrence is stored in a counter storage memory 112; and the driver's behavior is monitored and the number of times of the driver's reckless behavior is stored in the counter storage memory 112.例文帳に追加

自車両の進行を抑制する要因が発生している場合には、その発生回数をカウンタ記憶メモリ１１２に記憶し、さらに運転者の行動を監視して運転者による無理な行動の回数をカウンタ記憶メモリ１１２に記憶する。 - 特許庁

The first memory chip and the second memory chip have respectively a power-on reset circuit in which after supply of a power source, power source voltage is detected and when power source voltage becomes the predetermined value or more, a reset signal for initializing the operation is output.例文帳に追加

第１のメモリチップおよび第２のメモリチップは、電源投入後、電源電圧を検知し、電源電圧が所定値以上になった場合に、その動作を初期化するためのリセット信号を出力するパワーオンリセット回路を、それぞれ有する。 - 特許庁

To provide a memory access device that can modify the capability of a bus driver according to the setting of the access speed and the number of wait for a memory and halts unnecessary bus signal output at the instant of access termination for realizing optimal power consumption.例文帳に追加

最適な消費電力を実現するために、メモリのアクセススピードとウェイト数の設定に応じたバスドライバの能力を変更でき、かつアクセスが終了した時点で不要なバス信号の出力を停止させるメモリアクセス装置を提供する。 - 特許庁

A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.例文帳に追加

キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁

The test program comprises the program main body part PH, and the cycle definition part CP, and only rewriting for the cycle definition part CP for defining the information depending on the semiconductor memory is enough to conduct the test easily when the different kind of the semiconductor memory is tested.例文帳に追加

テストプログラムはプログラム本体部ＰＨとサイクル定義部ＣＰとからなり、異なる種類の半導体メモリをテストする際には、半導体メモリに依存した情報を定義するサイクル定義部ＣＰを書き換えるだけで、テストを容易に行うことができる。 - 特許庁

This semiconductor integrated circuit is provided with a microcomputer, a nonvolatile memory (2) accessible by the microcomputer and a control circuit (3) for controlling the rewriting of the storage information of the nonvolatile memory by receiving the instruction of the microcomputer, and they are housed in one semiconductor package (6).例文帳に追加

マイコンと該マイコンによるアクセス可能な不揮発性メモリ（２）とマイコンの指示を受けて不揮発性メモリの記憶情報の書き換えを制御する書き換え制御回路（３）とを備え、これらを一つの半導体パッケージ（６）内に収納する。 - 特許庁

A semiconductor memory 1 is provided with a NAND gate 2 for a DRAM, a clock generating circuit 3, an address buffer 4 a row decoder 5, a column decoder 6, an input buffer 10, an output buffer 11, and a memory cell array 8 for a SRAM.例文帳に追加

半導体メモリ１は、ＤＲＡＭ用のＮＡＮＤゲート２、クロック発生回路３、アドレスバッファ４、行デコーダ５、列デコーダ６、入力バッファ１０および出力バッファ１１と、ＳＲＡＭ用のメモリセルアレイ８および入出力制御回路９とを備える。 - 特許庁

The semiconductor random access memory having a complex shape is provided with a ROM device storing an all latent row data pattern to be input to a memory cell array during test procedure, a variable step address generator, a comparing device, and a control device.例文帳に追加

複雑な形状を持つ半導体ランダムアクセス・メモリが、試験手順の間に記憶セル・アレイに入力すべき悉くの潜在的な行データ・パターンを記憶するＲＯＭ装置、可変ステップ・アドレス発生器、比較装置及び制御装置を備えている。 - 特許庁

This memory data holding system includes a semiconductor switch for disconnecting a power supply path from a secondary battery to a holding power source circuit for holding storage data to a volatile memory even when a main power source is OFF and a holding power source disconnection switch for artificially turning off the semiconductor switch.例文帳に追加

揮発性メモリへの格納データを主電源OFF時にも保持する保持電源回路への２次電池からの電力供給経路を切断する半導体スイッチと、該半導体スイッチを人為的にOFFするための保持電源切断スイッチを設けた。 - 特許庁

The nonvolatile memory device achieves a programmable register that utilizes a nonvolatile resistive storage element with a resistive state changed according to a current value, consequently the nonvolatile memory device can adjust redundancy and a reference level in a software manner.例文帳に追加

本発明に係る不揮発性メモリ装置は、電流値に応じて抵抗状態が変化する不揮発性抵抗記憶素子を利用したプログラム可能なレジスタを実現してソフトウェア的にリダンダンシー及びレファレンスレベルを調整することができるようになる。 - 特許庁

In this image processor for generating tile data in which a page is divided into regions of a tile unit in relation to the input plotting command, memory sizes of the plurality of generated pieces of tile data are averaged to calculate an average memory size (S102 to S110).例文帳に追加

入力される描画命令に対して、ページをタイル単位の領域に分割したタイルデータを生成する画像処理装置であって、生成される複数のタイルデータのメモリサイズを平均して平均メモリサイズを算出する（Ｓ１０２〜（Ｓ１１０）。 - 特許庁

A bias voltage BIAS to be input to the clamp NMOS transistor 102 can be set high and the drain voltage of the memory cell 101 can also be high, and hence a current value of the memory cell 101 becomes larger and the speed of sensing a current of a sense amplifier circuit 104 is improved.例文帳に追加

クランプ用ＮＭＯＳトランジスタ１０２のバイアス電圧ＢＩＡＳが高く設定ででき、メモリセル１０１のドレイン電圧も高くなるので、メモリセル１０１の電流値が多くなり、センスアンプ回路１０４の電流センス速度が向上する。 - 特許庁

The recorder has: a means for reading a DPOF (Digital Print Order Format) printing setting file stored in a memory card; and a means for storing to a nonvolatile memory a date thought to be the latest from the updating date of the read file.例文帳に追加

メモリーカード内に保存されたＤＰＯＦ（Ｄｉｇｉｔａｌ Ｐｒｉｎｔ Ｏｒｄｅｒ Ｆｏｒｍａｔ）印刷設定ファイルを読み取る手段と、読み取った前記ファイルの更新日からできるだけ最新と思われる日付を記録装置内の不揮発性メモリに記憶する。 - 特許庁

If determining that the memory 22 can further store the new images, the CPU 28 controls a CCD 14 to image an object, and stores an image indicating the object in a region different from the region already storing images in the memory 22.例文帳に追加

ＣＰＵ２８は、新たな画像をメモリ２２にさらに記憶できると判断した場合、ＣＣＤ１４を制御して被写体を撮像し、被写体像を表す画像をメモリ２２において既に画像が記憶されている領域とは別の領域に記憶する。 - 特許庁

When a manufacturing error causing reduction of erasure speed as compared with an ideal value occurs in an extremely small group of memory cells at a group of specific positions, merely the memory cells at a position where the manufacturing error occurs are formed so that the erasure speed becomes faster than the ideal value.例文帳に追加

一群の所定位置の極一部のメモリセルに理想値より消去速度を低下させる製造誤差が発生するとき、この製造誤差が発生する位置のメモリセルのみ消去速度が理想値より高速となるように形成しておく。 - 特許庁

In the authentication system 1 wherein a PC 2 and a WAP 3 are connected, the PC 2 issues a data ID at the time of data transfer and the PC 2 and WAP 3 share a memory card ID characteristic of a memory card of the WAP 3 and the issued data ID.例文帳に追加

ＰＣ２とＷＡＰ３とが接続された認証システム１において、ＰＣ２はデータ転送時にデータＩＤを発行してＷＡＰ３のメモリカード固有のメモリカードＩＤと発行したデータＩＤとをＰＣ２及びＷＡＰ３で共有する。 - 特許庁

In the disk array device of RAID 4 and 5, when a disk is degenerated, redundant data prepared by a device control part 2 are transferred to a battery backed-up memory 1a of a sub-system control part 1, and the redundant data are held on the memory until the writing is ended.例文帳に追加

ＲＡＩＤ４，５のディスクアレイ装置において、ディスク縮退時、デバイス制御部２で作成した冗長データを、バッテリバックアップされたサブシステム制御部１のメモリ１ａに転送し、書き込みが終了するまではメモリ上に冗長データを保持する。 - 特許庁

A 2nd adder 7 in an amplitude distortion correction path adds the data S44 in the 3rd memory to amplitude correction data in a 1st memory 6, and the sum is given to the power amplifier 3 that is to be compensated to contribute to the correction of amplitude distortion.例文帳に追加

この第３のメモリのデータＳ４４は、振幅歪補正経路中にある第２の加算器７により、第１のメモリ６の振幅補正データに加算されて、補償されるべき電力増幅器２３に入力され、振幅歪の補正に寄与する。 - 特許庁

When transmitting data from a primary memory circuit 4 to a secondary memory circuit 6 through a photocoupler 7, the delay time data based on the time required for transmission process of the photocoupler 7 is written beforehand on a DTACK signal generation circuit 5b which is inside of a controller 5.例文帳に追加

一次記憶回路４からフォトカプラ７を介して二次記憶回路６へデータを伝送するに際し、事前にコントローラ５内部のDTACK信号発生回路5bにフォトカプラ７の伝送処理に要する時間に基づく遅延時間データを書き込んでおく。 - 特許庁

To solve the following problem: variance in element isolation width will heavily and adversely affect write disturb resistance as microfabrication is achieved when a semiconductor memory device is manufactured by stacking a storage element, such as a phase change memory and an ReRAM, and a semiconductor device.例文帳に追加

相変化メモリやＲｅＲＡＭなどの記憶素子と半導体デバイスの積層により構成される半導体記憶装置を製造する際、微細化に伴い素子分離幅のバラツキが書込みディスターブ耐性に大きな悪影響を与えるようになる。 - 特許庁

When it is decided that jackpot occurs by jackpot determination based on saved memory, advance notice performance notifying that jackpot is going to occur in variation once or more than once before variation based on the saved memory is started is executed.例文帳に追加

保留記憶にもとづく大当り判定にて大当りにすると決定された場合に、当該保留記憶にもとづく変動が開始される前の１回または複数回の変動において大当りとなることを報知する予告演出を実行する。 - 特許庁

The camera is constituted of detachably coupling a grip unit 1, a 1st camera body 9 e.g. in a camera unit group 8, a lens unit 21 (22 or 23) in a lens unit group 20, and a memory unit 27 (28 or 29) in a memory unit group 26.例文帳に追加

カメラはグリップユニット１とカメラユニット群８の中の例えば第１のカメラ本体９とレンズユニット群２０の中のレンズユニット２１（２２又は２３）とメモリユニット群２６の中のメモリユニット２７（２８又は２９）とが着脱自在に結合されて成る。 - 特許庁

This semiconductor memory device has 1st and 2nd additional FETs (N1, P1) added and disposed in parallel on one of the potential lines DL, SL to supply a first and second drive voltages VDD, VSS to each of memory cells 24 in the SRAM.例文帳に追加

半導体記憶装置は、第１及び第２の駆動電位ＶＤＤ、ＶＳＳをＳＲＡＭの各メモリセル２４に供給する電位線ＤＬ、ＳＬの一方の上に並列に配設された第１及び第２の追加ＦＥＴ・Ｎ１、Ｐ１を有する。 - 特許庁

A memory card 2 is loaded to a connector 11 of an electronic camera 1, and the memory card 2 is provided with a synthesis image storage section to which a plurality of synthesis image data 7 are written in advance and with an image storage section 10 to which image data are written.例文帳に追加

電子カメラ１においては、メモリカード２がコネクタ１１に装着され、メモリカード２には、複数の合成用画像データ７が予め書き込まれている合成用画像格納部と、画像データが書き込まれる画像格納部１０とが設けられている。 - 特許庁

The imaging device is equipped with a camera signal processing circuit, having a data compression and decompression means 105, and when image data to be applied to image processing for high image quality are temporarily stored in an image memory, the image data are stored in the memory, after compressing the image data.例文帳に追加

本発明では、カメラ信号処理回路にデータ圧縮・伸張手段を持たせて、高画質化のための画像処理を行なうための画像データを一時的に画像メモリ格納する際に、画像データを圧縮してからメモリに格納する。 - 特許庁

A drain of an electrically rewritable nonvolatile memory transistor MT, is connected to a bit line BL via a selection transistor ST0 and its source is connected to a common source line SS via a selection transistor ST1, and thus a memory cell unit is constructed.例文帳に追加

電気的書き換え可能な不揮発性メモリトランジスタＭＴのドレインが選択トランジスタＳＴ０を介してビット線ＢＬに接続され、ソースが選択トランジスタＳＴ１を介して共通ソース線ＳＳに接続されてメモリセルユニットが構成される。 - 特許庁

To provide an image processor capable of processing a plurality of jobs at the same time at a high speed even when image data of processing objects exist in the same memory in a configuration including a plurality of compression expansion units and each having an exclusive use memory.例文帳に追加

複数の圧縮伸張部とそれぞれに専用のメモリを有する構成において、処理対象の画像データが同一メモリに存在する場合でも複数のジョブを同時・高速に処理することのできる画像処理装置を提供する。 - 特許庁

The sheet-like secondary battery 11 is stored in a storing part 120 in the case 12 so as to be folded and the memory card 10 is stored so as to be held in the folded secondary battery 11 to manufacture the compact memory card system 1.例文帳に追加

ケース１２内の収容部１２０にシート状の二次電池１１が折畳まれるようにして収納され、その折畳まれた状態の二次電池１１に挟まれるようにしてメモリカード１０が収納されてコンパクトなメモリカードシステム１が製作される。 - 特許庁

In this sensor, an output reference signal of the detecting means 6 is stored in a volatile memory 8 or a non-volatile memory 9, and an output signal value is updated when the output reference signal value is changed by the the lapse of time and the temperature change.例文帳に追加

検出手段６の出力基準信号を揮発性メモリ８または不揮発性メモリ９に記憶させ、経時および温度変化がによる出力信号値の基準変化がある場合にその出力信号値を更新させる舵角センサである。 - 特許庁

To provide a memory device capable of increasing the degree of freedom in memory access that necessary data can be extracted by one access and so on even when an address which is not aligned to data width is an address to be accessed, a method for controlling memories and an information processor.例文帳に追加

データ幅に対してアライメントの合わないアドレスがアクセスの対象となった場合でも、１回のアクセスで必要なデータが取り出せる等、データアクセスの自由度が増すメモリ装置・制御方法及び情報処理装置を提供すること。 - 特許庁

The nonvolatile semiconductor memory 100s is equipped with an MT block section 12s which is a data storage section, and a memory controller 121s for storing a select address, and the MTP block section 12s is configured by including the OTP arrays 126s-1 to 126s-m.例文帳に追加

不揮発性半導体メモリ装置１００ｓは、データ記憶部であるＭＴＰブロック部１２ｓと、セレクトアドレスを記憶するメモリ制御部１２１ｓとを備え、ＭＴＰブロック部１２ｓが、ＯＴＰアレイ１２６ｓ−１〜１２６ｓ−ｍを含み構成される。 - 特許庁

Data are transferred in parallel from two independent paths by a buffer memory control unit 11 to a rewritable buffer memory 12 in which a fixed bit length is made one data unit and data units are arranged in continuous addresses, and data are written for each data unit.例文帳に追加

定ビット長を１データ単位として連続した番地に配置した書き込み可能なバッファメモリ１２に対して、バッファメモリ制御部１１により２つ独立した経路から並列してデータを転送して、上記データ単位毎にデータの書き込みを行う。 - 特許庁

A nonvolatile semiconductor memory device according to an embodiment includes: a laminate structure ML; a conducting core pillar PBG; a core dielectric film 49; a semiconductor pipe pillar SP; an inner dielectric film 42; a memory layer 48; and an outer dielectric film 43.例文帳に追加

実施形態によれば、積層構造体ＭＬと、導電芯ピラーＰＢＧ、芯絶縁膜４９、半導体パイプピラーＳＰ、内側絶縁膜４２、記憶層４８、外側絶縁膜４３、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

To provide a memory card for reducing the load of the CPU of a host and a memory card, and for reducing power consumption by outputting a busy signal showing the processing period of a secure token or a write error signal to a data terminal.例文帳に追加

セキュアトークンの処理期間を示すビジー信号やライトエラー信号をデータ端子上に出力可能とし、ホスト及びメモリカードのＣＰＵの負担を軽減するとともに、これらの消費電力を低減することが可能なメモリカードを提供する。 - 特許庁

In Fig. 1, respective inputs are passed through a flexible horizontal filter circuit 1 (111) and a vertical filter circuit 1 (112), and a horizontal filter circuit 2 (121) and a vertical filter circuit 2 (122) to be resized in a field memory 1 (115) and a field memory 2 (125), respectively.例文帳に追加

図１で各入力に対してフレキシブルな水平フィルター回路１（１１１）、垂直フィルター回路１（１１２）、水平フィルター回路２（１２１）、垂直フィルター回路２（１２２）を通し、それぞれフィールドメモリ１（１１５）、フィールドメモリ２（１２５）にてリサイズする。 - 特許庁

The semiconductor integrated circuit for display control includes: a memory cell array ARY capable of storing display data; peripheral circuits 100-1, 101-1, 102-1, 103-1 capable of writing and reading the display data; and a control circuit capable of controlling read/write operation of the memory cell array.例文帳に追加

表示データを記憶可能なメモリセルアレイ（ＡＲＹ）と、表示データの書込み及び読出しを可能とする周辺回路（１００−１，１０１−１，１０２−１，１０３−１）と、上記メモリセルアレイのリード・ライト動作を制御可能な制御回路とを設ける。 - 特許庁