「TEG」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR DEVICE WITH TEG PAD AND ITS TEG PAD ARRAY METHOD例文帳に追加

ＴＥＧＰＡＤを有する半導体装置及びそのＴＥＧＰＡＤ配列方法 - 特許庁

To effectively evaluate all TEG patterns using of the same TEG chips.例文帳に追加

同一のＴＥＧチップを用いて、全てのＴＥＧパターンの評価を効率よく行う。 - 特許庁

Daikyu (Teg) Normal School (keihoku (Kyungpook) National University Normal College) 例文帳に追加

大邱師範学校（慶北大学校師範大学） - Wikipedia日英京都関連文書対訳コーパス

TEG WIRING STRUCTURE AND SEMICONDUCTOR SUBSTRATE例文帳に追加

ＴＥＧ配線構造及び半導体基板 - 特許庁

EVALUATION TEG AND EVALUATION MASK FOR SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の評価用ＴＥＧ及び評価用マスク - 特許庁

SEMICONDUCTOR DEVICE AND TEG ARRANGEMENT METHOD例文帳に追加

半導体装置およびＴＥＧ配置方法 - 特許庁

TEG FOR EVALUATING SEMICONDUCTOR DEVICE, AND EVALUATION METHOD例文帳に追加

半導体装置の評価用ＴＥＧ，及び評価方法 - 特許庁

METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, AND TEG ELEMENT例文帳に追加

半導体装置の製造方法及びＴＥＧ素子 - 特許庁

This semiconductor device includes a TEG 300.例文帳に追加

この半導体装置は、ＴＥＧ３００を有している。 - 特許庁

A TEG group 300 includes a pad 310 for first test, a pad 312 for second test, and a plurality of TEGs (for example, a first TEG 320, a second TEG 340, and a third TEG 360).例文帳に追加

ＴＥＧ群３００は、第１テスト用パッド３１０、第２テスト用パッド３１２、及び複数のＴＥＧ（例えば第１ＴＥＧ３２０、第２ＴＥＧ３４０、及び第３ＴＥＧ３６０）を有している。 - 特許庁

TEG FOR ELECTROMIGRATION EVALUATION例文帳に追加

エレクトロマイグレ—ション評価用ＴＥＧ - 特許庁

TEG STRUCTURE, AND INTERLAYER PEELING POINT SEARCHING METHOD例文帳に追加

ＴＥＧ構造、及び層間剥離箇所探索方法 - 特許庁

TEG CHIP, AND EVALUATING DEVICE AND EVALUATING METHOD THEREFOR例文帳に追加

ＴＥＧチップ及びその評価装置及び評価方法 - 特許庁

CONTROL VOLTAGE DETERMINING METHOD OF INTEGRATED CIRCUIT, GATE VOLTAGE DETERMINING METHOD OF TEG CIRCUIT, TEG CIRCUIT TESTING METHOD AND TESTING DEVICE例文帳に追加

集積回路の制御電圧決定方法、ＴＥＧ回路のゲート電圧決定方法、ＴＥＧ回路試験方法及び試験装置 - 特許庁

On a TEG 3 formed in the scribe area of a semiconductor wafer, a protective wiring pattern 4 for the TEG 3 is formed.例文帳に追加

半導体ウエハのスクライブエリア５に形成されたＴＥＧ３の上方には、該ＴＥＧ３を保護する保護用配線パターン４が形成されている。 - 特許庁

An element useable as a TEG and a pad 8 for TEG are formed in the element formation region 50.例文帳に追加

そして、ＴＥＧとして利用可能な素子およびＴＥＧ用パッド８は、素子形成領域５０内に形成されている。 - 特許庁

The TEG 30 is provided with sense wirings 36a and 38a which have a current allowable amount set lower than those of other parts in the TEG.例文帳に追加

ＴＥＧ３０には、ＴＥＧ内の他の部分と比較して電流許容量が低く設定されているセンス配線３６ａ、３８ａが設けられている。 - 特許庁

To provide a TEG capable of feeding evaluation contents back at an early stage, and to provide an evaluating method using the TEG.例文帳に追加

評価内容の早期フィードバックが可能なＴＥＧの提供及び該ＴＥＧを用いた評価方法の提供を目的とする。 - 特許庁

To allow an inspection using a test element group (TEG) pattern to be carried out without removing a layer above the TEG pattern.例文帳に追加

ＴＥＧパターンより上の層を除去しなくてもＴＥＧパターンを用いた検査を行うことができるようにする。 - 特許庁

An inspection value indicating the shape of the TEG pattern is calculated by using the formed TEG pattern and the inspection pattern.例文帳に追加

作成したＴＥＧパターン及び検査用パターンを用いて、ＴＥＧパターンの形状を示す検査値を算出する。 - 特許庁

Then, when the TEG element Trs are respectively turned on, the wired elements Q1 and Q2 are checked for continuity by the TEG element Trs.例文帳に追加

そして、各ＴＥＧ素子Ｔｒをオンさせた時における、当該ＴＥＧ素子Ｔｒによる配線済素子Ｑ１，Ｑ２の導通状態をチェックする。 - 特許庁

TEG PATTERN, TESTING METHOD OF SEMICONDUCTOR ELEMENT USING THE PATTERN例文帳に追加

テグパターン及びそのパターンを利用した半導体素子の検査方法 - 特許庁

TEG DEVICE FOR ASSEMBLY RESISTANCE EVALUATION, AND ASSEMBLY RESISTANCE EVALUATING METHOD例文帳に追加

組立耐性評価用ＴＥＧ装置および組立耐性評価方法 - 特許庁

The element substrate 60 is provided with a TEG 40 including a pixel inspection circuit with the same structure as that of the pixel circuits and an external terminal 92 for the TEG electrically connected to the TEG 40 and the TEG 40 further includes a booster circuit which is a part of the driving circuit.例文帳に追加

素子基板６０には、画素回路と同一構造の画素検査回路を含むＴＥＧ４０と、このＴＥＧ４０に電気的に接続されたＴＥＧ用外部端子９２とが設けられ、ＴＥＧ４０は、駆動回路の一部である昇圧回路をさらに含んでいる。 - 特許庁

As a result, the required working efforts can be reduced during the TEG inspection time.例文帳に追加

このため、ＴＥＧの検査時に必要な労力を少なくすることができる。 - 特許庁

EVALUATION METHOD USING TEG, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE HAVING TEG, DEVICE SUBSTRATE HAVING TEG AND PANEL, AND DOSE CONTROL PROGRAM OR COMPUTER-READABLE RECORDING MEDIUM STORED WITH PROGRAM例文帳に追加

ＴＥＧを用いた評価方法、該ＴＥＧを有する半導体装置の作製方法、該ＴＥＧを有する素子基板並びにパネル、及びドーズ量制御プログラム又は当該プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

The existence of wiring defective regions in the TEG of the semiconductor device is detected by a potential contrast method based on the amount of secondary electrons emitted from the TEG by irradiating each TEG with an electron beam.例文帳に追加

この半導体装置は、それぞれのＴＥＧに電子線を照射し、ＴＥＧから二次電子を放出させ、放出された二次電子の量に基づいて、電位コントラスト法により、ＴＥＧにおける配線不良部位の有無を検出する。 - 特許庁

The TEG element is made in a vacant region existing between combination pads 230 and 231 for assembly and TEG measurement and an electrode pad 240 for TEG measurement.例文帳に追加

ＴＥＧ素子は組み立て用およびＴＥＧ測定用兼用電極パッド２３０，２３１とＴＥＧ測定用電極パッド２４０の間に存在する空き領域に形成する。 - 特許庁

Transistor characteristics or the like in the wafer completion test are confirmed by using the TEG chip 310, and the TEG chip 310 can be utilized effectively without disusing the TEG chip 310.例文帳に追加

ＴＥＧチップ３１０を用いてウェハ完成試験におけるトランジスタ特性等の確認を行った後、そのＴＥＧチップ３１０を廃棄することなく有効に活用することができる。 - 特許庁

To provide structure of a non-volatile memory TEG in which all memory cells in TEG can be simultaneously operated excluding a memory cell in which a current between a source and a drain is made to flow in the reverse direction when voltage is applied to each TEG electrode.例文帳に追加

各ＴＥＧ電極に電圧を印加した時にソース・ドレイン間電流が逆方向に導通するメモリセルを除いてＴＥＧ内の全メモリセルを同時に動作可能な不揮発性メモリＴＥＧの構造を提供する。 - 特許庁

To provide a semiconductor chip which can reduce the area occupied by the TEG element within a semiconductor chip or reduce the area occupied by the electrode pad for measurement of TEG, without reducing the number of pieces of TEG elements or complicating the circuit structure.例文帳に追加

ＴＥＧ素子の個数を減らすことなく、かつ回路構造を複雑にすることなく、半導体チップ内のＴＥＧ素子占有面積を低減すること、あるいはＴＥＧ測定用電極パッドの占有面積を低減することができる半導体チップを提供する。 - 特許庁

In a growth method of a nitride semiconductor thin film, TMG (trimethyl gallium) or TEG (triethyl gallium) is supplied to a terrace 202 formed in a restricted region 102 by a step-flow growth (a first growth process) of a GaN substrate 101 having a mis-cutting, wherein a supply amount of the TMG or TEG is larger than that in the first growth process.例文帳に追加

ミスカットを有するGaN基板１０１のステップフロー成長（第１の成長工程）により制限領域１０２内に形成されたテラス２０２に、第１の成長工程よりも大きな供給量でTMG又はTEGを供給する。 - 特許庁

A flip chip mounting evaluating TEG chip 1 having locations as a wiring width and a wiring interval of a minimum pitch part of a semiconductor chip in which the wiring connecting electrodes 2 with each other is an object of evaluation is combined with a TEG substrate 4 forming a wiring electrode 5 opposing to the electrode 2 of the TEG chip 1.例文帳に追加

電極２同士をつなぐ配線が評価対象となる半導体チップの最小ピッチ部の配線幅、配線間隔となる箇所を持つフリップチップ実装評価用ＴＥＧチップ１と、ＴＥＧチップ１の電極２と相対する配線電極５を形成したＴＥＧ基板４を組み合わせた。 - 特許庁

To provide a dicing method capable of preventing a wafer surface from being contaminated owing to the curling-up and exfoliation of a TEG film E for the wafer having a TEG formed on a street, and of preventing the occurrence of wafer rear surface tipping caused by an influence of the TEG film E.例文帳に追加

ストリートにТＥＧが形成されたウェーハに対し、ТＥＧ膜Ｅのめくれや剥れによってウェーハ表面が汚染されることがなく、またТＥＧ膜Ｅの影響によるウェーハ裏面チッピングが生じないダイシング方法を提供すること。 - 特許庁

The TEG body includes an uppermost layer metal wiring 116 other than the electrode pad.例文帳に追加

ＴＥＧ本体部は、電極パッド以外の最上層の金属配線１１６を含む。 - 特許庁

TEG FOR INSPECTING SEMICONDUCTOR DEVICE, ITS INSPECTING METHOD AND SEMICONDUCTOR INSPECTING DEVICE例文帳に追加

半導体装置の検査用ＴＥＧ及びその検査方法、並びに半導体検査装置 - 特許庁

TEG PATTERN AND RELIABILITY EVALUATION METHOD OF SEMICONDUCTOR DEVICE USING THE SAME例文帳に追加

ＴＥＧパターンおよびそれを用いた半導体装置の信頼性評価方法 - 特許庁

TEG PATTERN OF SEMICONDUCTOR DEVICE AND INSPECTION METHOD OF PATTERN DEVIATION USING THE SAME例文帳に追加

半導体装置のＴＥＧパターンおよびＴＥＧパターンを使ったパターンずれの検査方法 - 特許庁

A plurality of wiring layers 200, 300, and 400 are formed on a first TEG pattern 30.例文帳に追加

複数の配線層２００，３００，４００は第１ＴＥＧパターン３０の上に形成されている。 - 特許庁

The second evaluation elements and the scribe TEG are electrically connected through the inter-scribe line wiring.例文帳に追加

第２の評価素子とスクライブＴＥＧとは、スクライブ間配線を介して電気的に接続されている。 - 特許庁

To enlarge dimensions of an evaluation element in a scribe TEG while maintaining versatility of a probe card.例文帳に追加

プローブカードの汎用性を維持しつつ、スクライブＴＥＧの評価素子を大規模化する。 - 特許庁

Then the inspection value is compared with the inspection expected value to evaluate the formed TEG pattern.例文帳に追加

さらに、検査値と検査期待値とを比較し、作成したＴＥＧパターンを評価する。 - 特許庁

METHOD OF TESTING INSULATION PROPERTY OF WAFER-LEVEL CSP, AND TEG PATTERN USED IN THE METHOD例文帳に追加

ウエハレベルＣＳＰにおける絶縁性テスト方法及びこれに用いるＴＥＧパターン - 特許庁

To narrow the width of a scribing line by reducing the width of a TEG region for monitoring the process.例文帳に追加

プロセスモニタ用ＴＥＧ領域の幅を縮小して、スクライブライン幅を狭くする。 - 特許庁

A method for evaluating the TEG chip 31 comprises the steps of providing chip-inserting parts 42 to a characteristics evaluation socket 41 and concave-shaped electrodes 44, arranged corresponding to bump electrodes 33 of a specific TEG pattern on the TEG chip 31, and inserting and pulling the TEG chip 31 to and from the socket 41.例文帳に追加

特性評価用ソケット４１にチップ嵌め込み部４２を設けるとともに、ＴＥＧチップ３１上の特定のＴＥＧパターンのバンプ電極３３に対応して配置された凹状電極４４を設け、特性評価用ソケット４１にＴＥＧチップ３１を抜き差しすることにより、ＴＥＧチップ３１の評価を行う。 - 特許庁