「Wafer Level Chip Size Package」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR WAFER TESTING DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

半導体ウェハの検査装置及びウェハレベルチップサイズパッケージの製造装置 - 特許庁

LIQUID EPOXY RESIN COMPOSITION FOR SEALING AND ELECTRONIC PART DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

封止用液状エポキシ樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ - 特許庁

LIQUID RESIN COMPOSITION FOR SEALING, ELECTRONIC COMPONENT DEVICE AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

封止用液状樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ - 特許庁

MANUFACTURING METHOD FOR WAFER LEVEL CHIP-SIZE PACKAGE, AND MOLDING EQUIPMENT USED FOR THE SAME例文帳に追加

ウェーハレベルチップサイズパッケージの製造方法及びそれに使われるモールディング装置 - 特許庁

SEMICONDUCTOR ELEMENT, ITS MANUFACTURING METHOD, AND WAFER-LEVEL CHIP-SIZE PACKAGE PROVIDED THEREWITH例文帳に追加

半導体素子とその製造方法及びそれを備えたウエハレベル・チップサイズ・パッケージ - 特許庁

WAFER LEVEL CHIP SIZE PACKAGE FOR IMAGE SENSOR MODULE AND METHOD OF MANUFACTURING SAME例文帳に追加

イメージセンサモジュール用ウエハーレベルチップサイズのパッケージ及びその製造方法 - 特許庁

WAFER-LEVEL CHIP SIZE PACKAGE AND FORMATION MATERIAL FOR SEALING FOR THE SAME例文帳に追加

ウエハレベルチップサイズパッケージ用の封止用成形材料及びウエハレベルチップサイズパッケージ - 特許庁

To evaluate the quality of a semiconductor package visually and readily in a semiconductor package that is manufactured as a wafer-level chip size package (WLCSP).例文帳に追加

ＷＬＣＳＰとして製造される半導体パッケージにおいて、その良否を目視により容易に評価することができるようにする。 - 特許庁

JIG FOR WAFER INSPECTION, INSPECTION DEVICE FOR SEMICONDUCTOR WAFER, AND MANUFACTURING DEVICE FOR WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

ウェハ検査用治具、半導体ウェハの検査装置及びウェハレベルチップサイズパッケージの製造装置 - 特許庁

As shown in Figure (b), a bare chip 53 is directly packaged on a digital amplifier substrate 55 using a WL-Chip Scale Package (Wafer Level Chip Size Package), and a peripheral circuit component 54 of the bare chip 53 is packaged, and the contact terminal 57 is attached at a speaker connecting terminal.例文帳に追加

図（ｂ）に示すように、ベアチップ５３がディジタルアンプ回路基板５５の上にＷＬ−ＣＳＰ（Wafer Level Chip Size Package）によって直接実装され、ベアチップ５３の周辺回路部品５４が実装され、接触端子５７がスピーカ接続端子に取り付けられる。 - 特許庁

METHOD OF CONFIGURING CIRCUIT OF WAFER-LEVEL-CHIP-SIZE PACKAGE, AND SEMICONDUCTOR INTEGRATED DEVICE OF THE PACKAGE例文帳に追加

ウェハレベルチップサイズパッケージの回路配置方法及びウェハレベルチップサイズパッケージの半導体集積装置 - 特許庁

SEMICONDUCTOR WAFER, SEMICONDUCTOR ELEMENT USING THE SAME, WAFER LEVEL CHIP SIZE PACKAGE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT例文帳に追加

半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法 - 特許庁

To provide a method for manufacturing a wafer level chip size package for reducing the bending of a semiconductor wafer.例文帳に追加

半導体ウェーハの反りを低減することが可能なウェーハレベル・チップサイズ・パッケージの製造方法を提供する。 - 特許庁

To provide a towerpost method of automatically arranging semiconductor chip concerning a semiconductor device of wafer level chip size package, or W-CSP structure.例文帳に追加

Ｗ−ＣＳＰ構造の半導体装置に係る半導体チップのタワーポスト自動配置方法を提供する。 - 特許庁

To provide the so-called chip size package for inexpensively obtaining a wafer level CSP even to such semiconductor device as a solid-state image pickup element and a photoelectric conversion element by devising the CSP process, and to provide the manufacturing method of the chip size package.例文帳に追加

ＣＳＰ工程の工夫で、固体撮像素子や光電変換素子などの半導体素子についても、ウエハレベルCSPが安価に得られる、所謂、チップサイズパッケージおよびその製造方法を提供する。 - 特許庁

To provide a solid-state image pickup device in a wafer level chip size package type for identifying a first terminal easily.例文帳に追加

容易に１番端子の識別を行なうことができるウエハレベルチップサイズパッケージタイプの固体撮像装置を提供する。 - 特許庁

To provide a manufacturing method for a wafer level chip-size package and molding equipment using the same.例文帳に追加

ウェーハレベルチップサイズパッケージの製造方法及びそれに利用されるモールディング装置を提供する。 - 特許庁

To provide a semiconductor device in which fabrication cost is reduced as compared with that of a conventional wafer level chip size package (W-CSP), and also to provide its fabrication process.例文帳に追加

従来のウエハレベル・チップサイズパッケージ（W-CSP）よりも製造コストを低く抑えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a fan in type wafer level chip size package applicable to a high-frequency communication field, and to provide its manufacturing method.例文帳に追加

高周波通信分野に使用可能なファン・イン型のウェーハレベル・チップサイズ・パッケージ、およびその製造方法を提供すること。 - 特許庁

To reduce an influence of noise due to an inductor formed on a rewiring layer of a wafer-level-chip-size package.例文帳に追加

ウェハレベルチップサイズパッケージの再配線層に形成したインダクタによるノイズの影響を減らすことである。 - 特許庁

To provide a wafer level package, a chip size package device, and a method of manufacturing a wafer level package capable of avoiding generation of cracks of a sealing frame at dicing, and suppressing generation of peeling in a wafer even through high-temperature processing after wet processing and liquid cleaning.例文帳に追加

ダイシング時におけるシール枠のクラックの発生を回避すると共に、ウェットプロセスや液体洗浄の後に高温のプロセスを通してもウエハにおける剥離の発生を抑制し得るウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法を提供する。 - 特許庁

To provide a method of manufacturing a wafer-level chip-size package that can reduce a step formed as a semiconductor chip is mounted on a semiconductor wafer.例文帳に追加

半導体ウェーハに半導体チップを搭載することによって生じた段差を緩和することができるウェーハレベル・チップサイズ・パッケージの製造方法を提供する。 - 特許庁

To integrate, as components, vertical wiring and rewiring subjected to structure formation as an additional process of a double-sided electrode package DFP and a wafer level chip size package WLCSP, and to further simplify a manufacturing process and to reduce its cost.例文帳に追加

両面電極パッケージDFPやウエハレベルチップサイズパッケージWLCSPの追加工程として構造形成される垂直配線や再配線を部品として集約させ、かつ、その際に、製造工程をより簡素化してコスト低減を実現する。 - 特許庁

To reduce a warpage amount of a cap wafer with an optical filter such as an infrared cut filter, which is used in a wafer level chip size package (WLCSP) of a solid-state image pickup element.例文帳に追加

固体撮像素子のウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）に用いられる赤外線カットフィルター等の光学フィルター付のキャップウエハの反り量を低減すること。 - 特許庁

Each chip 20, 40 is constituted in the form of a wafer-level chip-size package (WCSP) in which external terminals are arranged in plane by re-wiring from internal electrodes which are coated with the insulation.例文帳に追加

各チップ２０，４０は、外部端子が、絶縁被覆された内部電極から再配線により面配置されたウエハレベルのチップサイズパッケージ（ＷＣＳＰ）により構成されている。 - 特許庁

The solid-state imaging apparatus 2 uses a wafer level chip size package, and comprises an image sensor chip 4 provided with a light receiving section 3, a cover glass 6 for covering the light receiving section 3 to protect it, and a spacer 5 located between the image sensor chip 4 and the cover glass 6.例文帳に追加

固体撮像装置２は、ウエハレベルチップサイズパッケージを用いており、受光部３が設けられたイメージセンサチップ４と、受光部３を覆って保護するカバーガラス６と、イメージセンサチップ４とカバーガラス６との間に配置されるスペーサー５とから構成されている。 - 特許庁

ENCAPSULATING LIQUID EPOXY RESIN COMPOSITION, ELECTRONIC COMPONENT DEVICE INCLUDING ELEMENT ENCAPSULATED WITH THE ENCAPSULATING LIQUID EPOXY RESIN COMPOSITION, AND WAFER LEVEL CHIP SIZE PACKAGE例文帳に追加

封止用液状エポキシ樹脂組成物、及びこの封止用液状エポキシ樹脂組成物で封止した素子を備えた電子部品装置およびウエハーレベルチップサイズパッケージ - 特許庁

To prove an wafer level chip size package, and a method of manufacture, in which reliability can be enhanced by increasing adhesion between a copper rewiring layer and a polymer layer.例文帳に追加

銅再配線層とポリマー層間の接着力を増加させて、信頼性を向上させることができるウェーハレベルチップサイズパッケージ及びその製造方法を提供する。 - 特許庁

The wafer level chip size package is especially characterized by a structure in which the glass wafer coated with the IR cut filter layer is bonded to the image sensor wafer through a polymer partition wall, and the solder bumps are formed on back electrodes of the image sensor wafer that are connected to I/O electrodes of the image sensor wafer respectively through the conductors in the through holes.例文帳に追加

特に、IRカットフィルター層がコーティングされたグラスウエハーがポリマー隔壁を介してイメージセンサウエハーと接着されており、イメージセンサウエハーの各入/出力電極に形成された前記貫通孔の導電体を通じて連結されるウエハーの裏面電極にはんだバンプが形成されている構造を特徴とする。 - 特許庁

To provide a liquid epoxy resin composition for encapsulation having small wafer warpage after curing resin, and difficulty in reducing strength, reflow resistance, temperature cycle resistance and moisture resistance reliability, and an electronic component device and a wafer level chip-size package provided with an element encapsulated with the same.例文帳に追加

樹脂硬化後のウエハー反りが小さく、強度、耐リフロー性、耐温度サイクル及び耐湿信頼性が低下しにくい封止用液状エポキシ樹脂組成物、及びこれにより封止された素子を備えた電子部品装置およびウエハーレベルチップサイズパッケージを提供する。 - 特許庁

To form a flat layer for protecting the bump surface at the time of polishing the rear surface of a wafer arranged with high bumps at high density, e.g. when large solder balls are arranged at high density in recent wafer level chip size package.例文帳に追加

近年のウエハレベルチップサイズパッケージなどの大きなハンダボールが高密度で配列したような、高いバンプが高密度で配列したウエハを裏面研磨するときに、バンプ面を保護する層を平坦に形成することを課題とする。 - 特許庁

The package structure of the semiconductor device in a wafer-level chip size has a thin insulating film 15 covering uniformly semiconductor circuits formed on a silicon substrate 11, and thick doughnut-formed insulating film 18 which is formed on the thin insulating film 15 corresponding to each of external electrodes 22 and mounts the external electrodes 22.例文帳に追加

ウエハレベル・チップサイズのパッケージ構造は、シリコン基板１１上に形成された半導体回路を一様に覆う薄い絶縁膜１５と、この薄い絶縁膜１５上に各外部電極２２に対応して形成されて、各外部電極２２を搭載するドーナツ状の厚い絶縁膜１８とを有する。 - 特許庁

In a WLCSP (wafer level chip size package) (semiconductor device), bump balls 22 are provided on a mounting surface 21a of a silicon substrate 21 having an integrated circuit or the like formed thereon, and tip ends of the bump balls 22 in their projection direction form flat ground surfaces 23.例文帳に追加

本発明のＷＬＣＳＰ（半導体装置）は、集積回路等が形成されたシリコン基板２１の実装面２１ａにバンプボール２２を設け、このバンプボール２２の突出方向の先端部を平坦な研削面２３としたことを特徴とする。 - 特許庁

To provide a liquid epoxy resin composition wherein printability is excellent, a number of voids is small, a camber is small, and strength, anti-reflowing, anti-temperature cycle and reliability of anti-moisture are excellent, and also to provide an electronic part device and a wafer level chip size package, which are provided with elements sealed by the composition.例文帳に追加

印刷成形性が良好でボイド数が少なく、反りが小さく、強度、耐リフロー性、耐温度サイクル及び耐湿信頼性に優れる封止用液状エポキシ樹脂組成物、及びこれにより封止された素子を備えた電子部品装置およびウエハーレベルチップサイズパッケージを提供する。 - 特許庁

The semiconductor device comprises: a semiconductor chip that is applied to, for example, a WCSP (wafer level chip size package) and has a high-frequency circuit block; a plurality of electrode pads formed on the semiconductor chip; a post arranged between the high-frequency circuit block and the electrode pad in a horizontal surface for connecting to an external terminal; a rewiring layer connecting the electrode pad to the post.例文帳に追加

本発明に係る半導体装置は、例えば、ＷＣＳＰ（ウエハ・レベル・チップ・サイズ・パッケージ）に適用され、高周波回路ブロックを有する半導体チップと；前記半導体チップ上に形成された複数の電極パッドと；水平面内において、前記高周波回路ブロックと前記電極パッドとの間に配置され、外部端子と接続されたポストと；前記電極パッドと前記ポストとを接続する再配線層とを備えている。 - 特許庁