「alus」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, ALUs 17-1 to 17-4 perform arithmetic processing according to the decode result of the instruction decoder 15.例文帳に追加

そして、ＡＬＵ１７−１〜１７−４は、命令デコーダ１５によるデコード結果に応じて演算処理を行なう。 - 特許庁

An arithmetic logic stage 230 in a graphics processor unit includes arithmetic logic units (ALUs) and global registers 520.例文帳に追加

グラフィックスプロセッサユニットにおける論理演算ステージ２３０は、論理演算ユニット（ＡＬＵ）およびグローバルレジスタ５２０を含む。 - 特許庁

Global values may be read from any of the registers, regardless of which of the pixels is being operated by the ALUs.例文帳に追加

グローバル値は、どの画素がＡＬＵによって演算されるかに関係なく、レジスタのいずれかから読み出されてもよい。 - 特許庁

Data shifting and computing can be carried out while setting a shift quantity and a computation instruction for each of the ALUs.例文帳に追加

ＡＬＵユニットごとに移動量および演算命令を設定してデータ移動および演算を実行することができる。 - 特許庁

Then, the composite command group 89 is supplied to the plurality of ALUs in the first and second timings.例文帳に追加

そして、第１及び第２のタイミングの双方において、合成コマンド群８９を上記の複数のＡＬＵに供給する。 - 特許庁

The output paths 51a and 51b supply operation results of ALUs in middle stages to the DFF of an internal condition holding circuit 20.例文帳に追加

出力経路５１ａ、５１ｂは、途中段のＡＬＵの演算結果を内部状態保持回路２０のＤＦＦに供給する。 - 特許庁

The value of a conditional execute bit decides how the pixel data in a set of operands is to be processed by the ALUs.例文帳に追加

条件付き実行ビットの値はオペランドの組の中のピクセルデータがＡＬＵによってどのように処理されるかを決定する。 - 特許庁

An ALU array circuit is provided with a plurality of unit circuits 10c containing an ALU 12, and operates a plurality of ALUs 12 in parallel.例文帳に追加

ＡＬＵアレイ回路は、ＡＬＵ１２を内包する単位回路１０ｃを複数個備え、複数のＡＬＵ１２を並列動作させる。 - 特許庁

Each of ALUs 31-1 to 31-m includes an X register 34 and an XH register 35 established by a controller 22.例文帳に追加

ＡＬＵ３１−１〜３１−ｍのそれぞれは、コントローラ２２によって設定されるＸレジスタ３４およびＸＨレジスタ３５を含む。 - 特許庁

Arithmetic operations of ALUs 12 in some unit circuits 10c, of a plurality of unit circuits 10c provided in the ALU array circuit, are sometimes unnecessary.例文帳に追加

ＡＬＵアレイ回路に設けられた複数の単位回路１０ｃの内、幾つかの単位回路１０ｃ中のＡＬＵ１２の演算動作は時として不要である。 - 特許庁

The output paths 51 can limit the number of ALUs in middle stages from which data can be output, which leads to the reduction in circuit size.例文帳に追加

出力経路５１は、途中段から出力可能なＡＬＵの個数を制限してもよく、これにより回路規模を減縮することも可能である。 - 特許庁

This processor is provided with an instruction memory 1, a fetch unit 2, a decode unit 3, a rename control unit(RCU) 4 for executing a rename instruction to be described later, a rename control register(RCR) 5, a register file 6 for storing a correspondence relation of a physical address and a logical address and an arithmetic processing unit(ALUs) 7 for executing a decoded instruction.例文帳に追加

プロセッサは、命令メモリ１と、フェッチ・ユニット２と、デコード・ユニット３と、後述するリネーム命令を実行するリネーム制御ユニット(RCU)４と、リネーム制御レジスタ(RCR)５と、物理アドレスと論理アドレスとの対応関係を記憶するレジスタファイル６と、デコードした命令を実行する演算処理ユニット(ALUs)７とを備えている。 - 特許庁

In the main arithmetic circuit (20), a memory cell mat (30) is divided into entries each storing a plurality of bits of data, and arithmetic and logic units (ALUs) are arranged corresponding to the respective entries.例文帳に追加

主演算回路（２０）においてはメモリセルマット（３０）が、それぞれが複数ビットのデータを格納するエントリに分割され、各エントリに対応して演算器（ＡＬＵ）が配置される。 - 特許庁

In this case, when there is an ALU in use in each n ALUs in the secured regions, the ALU in use is skipped and the recording files are written to a free ALU.例文帳に追加

このとき、確保された領域のｎ個ずつのＡＬＵの中に、使用中のＡＬＵがあるときは、その使用中のＡＬＵをスキップして、未使用のＡＬＵに録画ファイルを書込んでいく。 - 特許庁

An NOP(XX) and a specific command DU are removed from an original command sequence 61 showing a command sequence to be originally supplied to four ALUs operating in parallel to generate a compression command sequence 62.例文帳に追加

並列動作する４つのＡＬＵに本来供給されるべきコマンド列を表した元コマンド列６１から、ＮＯＰ（ＸＸ）と特定コマンドＤＵを除去して圧縮コマンド列６２を生成する。 - 特許庁

In recording files to a recording region divided into ALUs in an HDD, each n (n is an integer of not less than 2) ALU regions are secured, and recording files are successively written to the regions.例文帳に追加

ＨＤＤ内のＡＬＵに分割された記録領域に録画ファイルの記録処理をおこなうとき、ｎ個ずつ（ｎは、２以上の整数）のＡＬＵの領域を確保し、その領域に、順次録画ファイルを書込んでいく。 - 特許庁

To solve the matter of a conventional reconfigurable circuit that since an ALU of multiple bits is occupied even when an enable signal of 1-bit is generated, many ALUs are needed resulting in enlargement of circuit scale.例文帳に追加

従来のリコンフィギュラブル回路においては、たとえ１ビットのイネーブル信号を生成する際にも多ビットのＡＬＵを占有してしまうため、多くのＡＬＵを必要とし、結果として回路規模が大きくなってしまう。 - 特許庁

The processor 1 has: a clock control circuit 21 which outputs a control clock signal ECLK generated on the basis of a supplied clock signal CLK according to a control signal S_CYCLE for controlling the clock signal CLK; and a plurality of serially connected ALUs 22-25.例文帳に追加

プロセッサ１は、クロック信号CLKを制御するための制御信号S_CYCLEに応じて、供給されたクロック信号CLKに基づいて生成された制御クロック信号ECLKを出力するクロック制御回路２１と、直列に接続された複数のALU２２〜２５とを有する。 - 特許庁

The controller 22 refers to the constant value of a constant number register 28, sets the same value to each of the X register 34 and each of the XH register 35 included in the ALUs 31-1 to 31-m, and causes the established value to be written in each entry of the memory mat.例文帳に追加

コントローラ２２は、定数レジスタ２８の定数値を参照して、ＡＬＵ３１−１〜３１−ｍに含まれるそれぞれのＸレジスタ３４およびそれぞれのＸＨレジスタ３５に同じ値を設定し、設定された値をメモリマットの各エントリに書込ませる。 - 特許庁

A command NOP(no operation), indicating that no process is performed is detected in a program (A) to be executed by the arithmetic unit having two ALUs 131 and 132 and commands of the program are rearranged (B) so that NOP commands succeed.例文帳に追加

複数としての２つのＡＬＵ１３_1および１３_2を有する演算装置に実行させるプログラム（図４（Ａ））から、処理を行わないことを指示するコマンドＮＯＰ（No Operation）が検出され、そのＮＯＰが連続するように、プログラムにおけるコマンドどうしが入れ替えられる（図４（Ｂ））。 - 特許庁

The re-constructable device uses programmable interconnecting lines with high uniformity in a horizontal direction in which multi-bit data mainly move and uses programmable interconnecting lines suitable for processing in the unit of ALU in a vertical direction in which ALUs are extended to efficiently implement high performance multi-bit data paths.例文帳に追加

多ビットデータが主に移動する水平方向に均一性の高いプログラマブル相互接続路を用い、ALU が延びている垂直方向にはALU 単位の処理に適したプログラマブル相互接続路を用いることで、高性能多ビットデータパスを効率的にインプリメントできるようにする。 - 特許庁

In an operation stage where a plurality of operations are executed by the plurality of ALUs 22-25, the plurality of operations to be serially executed are executed in one execution cycle by changing execution cycles on the basis of the control clock signal ECLK from the clock control circuit 21.例文帳に追加

この複数のALU２２〜２５によって複数の演算が実行される演算ステージにおいて、直列に実行される前記複数の演算を、クロック制御回路２１からの制御クロック信号ECLKに基づいて、実行サイクルを変更して１つの実行サイクル内で実行させるようにした。 - 特許庁