「bit-line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The bit line is positioned on the bit line contact.例文帳に追加

ビットラインコンタクトの上にビットラインが位置する。 - 特許庁

Bit line voltage to which the bit value of entered data corresponds is applied to a selection bit line out of these even bit line and odd bit line.例文帳に追加

この偶数ビットライン及び奇数ビットラインのうち、選択ビットラインに記入データのビット値が相応するビットライン電圧を印加する。 - 特許庁

The bit line pair 4/5 includes a first bit line 4 and a second bit line 5 extending in a Y direction.例文帳に追加

ビット線対４・５は、Ｙ方向に延びる第１ビット線４と第２ビット線５を含む。 - 特許庁

BIT LINE PRECHARGE CIRCUIT例文帳に追加

ビットラインプリチャージ回路 - 特許庁

REDUCTION OF LEAKAGE CURRENT IN BIT LINE例文帳に追加

ビット線漏れ電流の低減 - 特許庁

MANUFACTURING METHOD FOR BIT LINE例文帳に追加

ビットラインの製造方法 - 特許庁

METHOD FOR FORMING EMBEDDED BIT LINE例文帳に追加

埋め込みビットラインの形成方法 - 特許庁

A bit line insulating film 3 is formed on the diffusion bit line 5.例文帳に追加

拡散ビット線５上にはビット線絶縁膜３が形成されている。 - 特許庁

The dummy bit line has a plurality of dummy bit line parts.例文帳に追加

前記ダミービット線は、複数のダミービット線部分を持つ。 - 特許庁

Then, a bit line diffusion layer 9 is formed in the bit line formation region.例文帳に追加

次に、ビット線形成領域にビット線拡散層９を形成する。 - 特許庁

In the plan view, a bit line interval of the first bit line pair BM, /BM is wider than the bit line interval of the second bit line pair BS, /BS and the second bit line pair BS, /BS is allocated between the first bit line pair BM, /BM.例文帳に追加

平面視にて、第１のビット線対ＢＭ，／ＢＭのビット線間隔が、第２のビット線対ＢＳ，／ＢＳのビット線間隔よりも広く、第１のビット線対ＢＭ，／ＢＭの間に第２のビット線対ＢＳ，／ＢＳが配置される。 - 特許庁

The first bit line /BL0 and the third bit line BL0 form a first bit line pair, and the second bit line /BL1 and the fourth bit line BP1 form a second bit line pair.例文帳に追加

第１のビット線／ＢＬ０と第３のビット線ＢＬ０は第１のビット線対を成し、第２のビット線／ＢＬ１と第４のビット線ＢＬ１は第２のビット線対を成す。 - 特許庁

A dummy bit line 33 is disposed between bit line pair 31, 32, after setting the bit line pair 31, 32 to a power source voltages and the dummy bit line 33 to a ground voltage, respectively, the bit line pair 31, 32 and the dummy bit line 33 are equalized.例文帳に追加

ビット線対３１，３２の間にダミービット線３３を設け、ビット線対３１，３２を電源電圧に、ダミービット線３３をグランド電圧にそれぞれ設定した後に、これらをイコライズする。 - 特許庁

In a divisional bit line DRAM, a sub-bit line is formed under a word line and a bit line is formed on the word line.例文帳に追加

分割ビット線型ＤＲＡＭにおいて、サブビット線をワード線の下に形成し、ビット線をワード線の上に形成する。 - 特許庁

To suppress variation of a bit line caused by parasitic capacity generated between a ward line and bit line, a plate line and a bit line.例文帳に追加

ワード線・ビット線間およびプレート線・ビット線間に発生した寄生容量に起因するビット線の変動を抑制する。 - 特許庁

Bit lines include bit line pairs each of which is composed of an even-numbered bit line and an odd-numbered bit line adjacent to each other.例文帳に追加

ビット線は、互いに隣り合う偶数番目のビット線と奇数番目のビット線とからなるビット線対を含む。 - 特許庁

The plate line runs parallel to the bit line.例文帳に追加

そのプレート線は、ビット線に平行に走る。 - 特許庁

The memory cell is connected to the word-line and a bit-line.例文帳に追加

メモリセルは、ワード線とビット線とに接続される。 - 特許庁

A memory core includes a bit line and a word line.例文帳に追加

メモリコアがビット線およびワード線を備えている。 - 特許庁

An output signal line of the sense amplifier is separated electrically from the sense bit line and the restore-bit line.例文帳に追加

センスアンプの出力信号線をセンスおよびリストアビット線と電気的に分離する。 - 特許庁

A bit line equalizer circuit 30a equalizes respectively bit lines BL to a bit line potential VBLA and bit lines /BL to a bit line potential VBLB in accordance with activation of a bit line equalizing signal BLEQ.例文帳に追加

ビット線イコライズ回路３０ａは、ビット線イコライズ信号ＢＬＥＱの活性化に応じて、ビット線ＢＬをビット線電位ＶＢＬＡに、ビット線／ＢＬをビット線電位ＶＢＬＢに、それぞれイコライズする。 - 特許庁

Thus, the bit line and the complementary bit line are made to have the same loading, after the reference capacity is connected to the complementary bit line, until voltage difference between the bit line and the complementary bit line is sufficiently sensed.例文帳に追加

このようにして、リファレンスコンデンサを相補ビットラインに連結した後、ビットラインと相補ビットラインとの電圧差を充分に感知するまで、ビットラインおよび相補ビットラインが同一のローディングを有するようにする。 - 特許庁

This memory device is provided with a bit line BL0 and a bit line BL1 having a current path independently of the bit line BL0, write-in current paths of the bit line BL0 and the bit line BL1 are made common.例文帳に追加

この記憶装置は、ビット線ＢＬ０と、ビット線ＢＬ０とは独立した電流経路を有するビット線ＢＬ１とを備え、ビット線ＢＬ０とビット線ＢＬ１との書き込み電流経路を共通化する。 - 特許庁

In top view, the bit line interval of the first paired bit line BM/BM is wider than that of the second paired bit line BS/BS, with the second paired bit line BS/BS provided between the first paired bit line BM/BM.例文帳に追加

平面視にて、第１のビット線対ＢＭ，／ＢＭのビット線間隔が、第２のビット線対ＢＳ，／ＢＳのビット線間隔よりも広く、第１のビット線対ＢＭ，／ＢＭの間に第２のビット線対ＢＳ，／ＢＳが配置される。 - 特許庁

The bit line 110b is arranged on a recess part between the bit lines 110a.例文帳に追加

ビット線１１０ａの間の凹部には、ビット線１１０ｂが配置される。 - 特許庁

The complementary bit line includes first and second bit lines BLT and BLB.例文帳に追加

相補ビット線は、第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる。 - 特許庁

To reduce a capacity between bit lines and resistance of the bit line.例文帳に追加

ビット線間の容量及びビット線の抵抗を構造面から低減する。 - 特許庁

There are more than two diffusion bit lines per metal bit line.例文帳に追加

金属ビット線当たり３つ以上の拡散ビット線が存在する。 - 特許庁

This device is provided with a bit line selecting means making bit lines corresponding to a memory element reading out stored contents from plural bit lines constituting a memory element array a selection state and a bit line grounding means grounding selectively a bit line being adjacent to a bit line selected by this bit line selecting means.例文帳に追加

メモリ素子アレイを構成する複数のビット線から記憶内容を読み出すべきメモリ素子に対応するビット線を選択状態するビット線選択手段と、このビット線選択手段が選択したビット線に隣接するビット線を選択的に接地するビット線接地手段とを備えた。 - 特許庁

When a precharge of a selecting bit line is started, a bit line potential sensing circuit 7 senses a bit line potential.例文帳に追加

選択ビット線のプリチャージが開始されると、ビット線電位検知回路７でビット線電位を検知する。 - 特許庁

To relax differences in bit line load resistance dependent on addresses, and also relax variation in main bit line resistance dependent on sub-bit line positions.例文帳に追加

アドレスに依存するビット線負荷抵抗の違いを緩和し、かつ副ビット線の位置に依存する主ビット線における抵抗変動をも緩和する。 - 特許庁

A bit line BL [i+1] is set to bit line voltage for program (5 V), and a bit line BL [i+2] is not set to 0 V but Vdd.例文帳に追加

ビット線ＢＬ［ｉ＋１］にプログラム用ビット線電圧（５Ｖ）に設定し、ビット線ＢＬ［ｉ＋２］を０ＶでなくＶｄｄに設定した。 - 特許庁

One end of each sub-bit line 40 is connected to main bit line 30 through a sub-bit line selecting switch 60.例文帳に追加

各サブビット線４０の一端は、第１のサブビット線選択スイッチ６０を介してメインビット線３０に接続される。 - 特許庁

A sense amplifier is connected to the shared bit line to amplify data of the bit line transmitted through the bit line switch.例文帳に追加

センスアンプは、共有ビット線に接続され、前記ビット線スイッチを介して伝達される前記ビット線のデータを増幅する。 - 特許庁

To reduce variations in a negative potential of a bit line even if the number of cells per bit line differ and a bit line capacity changes.例文帳に追加

ビット線当たりのセル数が異なりビット線容量が変化する場合においても、ビット線の負電位の変動を低減する。 - 特許庁

A sense amplifier 2 amplifies a potential difference between the first bit line and a second bit line/BL complementary to the first bit line.例文帳に追加

センスアンプ２は、第１ビット線と、第１ビット線と相補な第２ビット線／ＢＬと、の間の電位差を増幅する。 - 特許庁

This increases the distance between the odd bit line 115 and even bit line 121, thereby preventing generation of the bit line bridges.例文帳に追加

それによって、オードビット線１１５とイーブンビット線１２１との距離が拡大されるので、ビットラインブリッジの発生を防げる。 - 特許庁

A write-in bit line selecting part 5 selects a bit line performing simultaneously write-in out of all bit lines during write-in is selected, and a read-out bit line selecting part 6 selects a bit line performing output of data during read-out.例文帳に追加

書き込みビット線選択部５は、書き込み時に、全ビット線の中から同時に書き込みを行うビット線を選択し、読み出しビット線選択部６は、読み出し時に、データの出力を行うビット線を選択する。 - 特許庁

The distance between the first writing global bit line and the first sensing global bit line, or the distance between the second writing global bit line and the second sensing global bit line is set longer than the distance between the first and second writing global bit lines.例文帳に追加

第１又は第２のライト用グローバルビット線と第１又は第２のセンス用グローバルビット線の距離は、第１及び第２のライト用グローバルビット線の距離よりも大である。 - 特許庁

The memory cell 101a is coupled to a word line WL, a bit line BL, a bit line bar, a first voltage line, and a second voltage line.例文帳に追加

メモリセル１０１ａは、ワードラインＷＬ、ビットラインＢＬ、ビットラインバー、第一電圧ライン、及び第二電圧ラインに結合される。 - 特許庁

A protective layer which covers and protects a bit line, and the bit line is formed on a semiconductor substrate.例文帳に追加

半導体基板上にビットラインとビットラインを覆って保護する保護層を形成する。 - 特許庁

A bit line equalizer BLE equalizes the potential of the bit line pairs BLt and Blc.例文帳に追加

ビット線イコライザＢＬＥは、ビット線対ＢＬｔ，ＢＬｃの電位をイコライズする。 - 特許庁

The bit-line load circuit 2 supplies always the prescribed current to the read-bit line.例文帳に追加

ビット線負荷回路２は、常時、リードビット線に対して所定の電流を供給する。 - 特許庁

This nonvolatile semiconductor memory device comprises the normal bit line and the dummy bit line.例文帳に追加

本発明の不揮発性半導体メモリ装置は、ノーマルビット線及びダミービット線を備える。 - 特許庁

A bit line 61a and the inverse of a bit line 61b are situated in the fifth-layer conductive layer.例文帳に追加

第５層導電層には、ビット線６１ａ、／ビット線６１ｂが位置している。 - 特許庁