| 意味 | 例文 |
data cellの部分一致の例文一覧と使い方
該当件数 : 3557件
A readout transistor 10 which reads data out by detecting the deviation of the polarization of the ferroelectric film of a selected ferroelectric capacitor 30 is connected to one end of a series circuit constituted by connecting multiple ferroelectric capacitors 30 successively in a bit-line direction and a memory cell block is composed of multiple ferroelectric capacitors 30, selection transistors 20, and one readout transistor 10.例文帳に追加
複数個の強誘電体キャパシタ３０がビット線方向に連続に接続されてなる直列回路の一端には、選択された強誘電体キャパシタ３０の強誘電体膜の分極の偏位を検知することによりデータを読み出す読み出しトランジスタ１０が接続されており、複数個の強誘電体キャパシタ３０、複数個の選択トランジスタ２０及び１個の読み出しトランジスタ１０によってメモリセルブロックが構成されている。 - 特許庁
The invention concerns a method for OFDM data transmission in a single-frequency multi-cell mobile network from and to mobile terminals MT with channel estimation by means of pilots (PILOT) of a pilot subgrid in an OFDM time-frequency grid, whereby the positions of the pilot subgrids of different cells of the mobile network are randomly or pseudo-randomly distributed.例文帳に追加
本発明は、ＯＦＤＭ時間周波数グリッド中のパイロットサブグリッドのパイロット（ＰＩＬＯＴ）によるチャネル評価を行うモバイル端末ＭＴからのおよびそれへの単一周波数マルチセルモバイルネットワーク内でのＯＦＤＭデータ伝送の方法と、それにより、モバイルネットワークの様々なセルのパイロットサブグリッドの位置をランダムにあるいは擬似ランダムに分配する手段と、ベーストランシーバステーションと、基地局コントローラと、モバイル端末と、それらのためのモバイルネットワークとに関する。 - 特許庁
In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode.例文帳に追加
外部から供給される直列データを並列データに変換する入力変換部４２と、並列データの各データをそれぞれ書き込む複数のメモリセル領域１６ａ、１６ｂと、各メモリセル領域１６ａ、１６ｂから読み出されるデータにより生成される並列データを直列データに変換する出力変換部４４とを備えた半導体集積回路において、試験モード時に、各メモリセル領域１６ａ、１６ｂから読み出される並列データを論理演算する演算部５６を備えたことを特徴とする。 - 特許庁
The ferroelectrics memory cell used for an FeRAM element includes a first active region 10 including the gate of a depletion type transistor, a second active region 20 including the gate of an enhancement type transistor and abutting on the first active region 10, a word line 66 connected with the gates of the depletion type and enhancement type transistors, and a ferroelectrics capacitor for storing data therein and connected with the drain of the enhancement type transistor.例文帳に追加
ＦｅＲＡＭ素子に用いられる強誘電体メモリセルにおいて、空乏形トランジスタのゲートを含む第１活性領域１０と、エンハンスメント形トランジスタのゲートを含んで、前記第１活性領域と接する第２活性領域２０と、前記空乏形トランジスタのゲート及び前記エンハンスメント形トランジスタのゲートが接続されているワードライン６６と、データを貯蔵し、前記エンハンスメント形トランジスタのドレインに接続された強誘電体キャパシタとを含んでなる。 - 特許庁
To enable to eliminate products having lower reliability out of initial good products by testing margin for a reference potential of a bit line in the case that storage data is read out from a memory cell in a ferroelectric memory, improving reliability of products shipped, and to perform efficiently analysis of defect by making easy to discriminate whether defect of an initial defective product is caused by margin defect or by defect of a manufacturing process.例文帳に追加
強誘電体メモリに関し、メモリセルからビット線に記憶データが読み出された場合におけるビット線の電位の基準電位に対するマージンを試験し、初期良品からの信頼性の低い製品の除去を可能とし、出荷する製品の信頼性の向上を図ると共に、初期不良品については、その不良がマージン不良を原因とするものなのか、あるいは、製造プロセスの欠陥によるものなのかの識別を容易にし、不良解析の効率化を図る。 - 特許庁
In the communication system, paging signals to the mobile terminal are synchronously transmitted in a plurality of cells included in an MBSFN synchronous area during the reception of the broadcast type data transmitted from the MBMS exclusive cell.例文帳に追加
下りアクセス方式としてＯＦＤＭ（Orthogonal Frequency Division Multiplexing）方式を使用し、上りアクセス方式としてＳＣ—ＦＤＭＡ（Single Career Frequency Division Multiple Access）方式を用いる通信システムであって、移動端末に対して一対多型の放送通信サービスであるＭＢＭＳ（Multimedia Broadcast Multicast Service）を提供する放送型データの送信及び移動端末に対して一対一型の個別通信データを送信可能な通信システムにおいて、ＭＢＭＳ専用セルから送信される放送型データを受信中に移動端末に対するページング信号を、ＭＢＳＦＮ同期エリアに含まれる複数のセルにおいて同期して送信する。 - 特許庁
A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array. 例文帳に追加
第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁
| 意味 | 例文 |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
