「data cell」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

The page buffer circuit includes a sense amplification unit, configured to compare a reference voltage with a bit line voltage changed, based on a program state of a selected memory cell connected to the bit line of a selected memory block and to amplify a sensing node based on a difference, and a plurality of latch circuits configured to latch program verification data according to the voltage level of the sensing node.例文帳に追加

基準電圧と、選択されたメモリブロックのビットラインに連結された選択されたメモリセルのプログラム状態によって変更されるビットライン電圧を比較し、その差によってセンシングノ−ドを増幅するセンシング増幅部と、前記センシングノ−ドの電圧レベルによってプログラム検証データをラッチする複数のラッチ回路と、を含む。 - 特許庁

This system includes a mobile transmitter fitted to the patient, which is a cell driven sensor/transmitter device for increasing the data transmission speed and transmitting a signal in a lot of frequencies of a designated frequency band, a receiver for receiving the signal, and a display, analysis and/or recorder.例文帳に追加

そのシステムは、所定の周波数帯域内の多数の周波数において、データ伝送速度を高めて信号を伝送するための電池駆動式のセンサ／送信機装置である、患者に取り付けるための移動送信機と、信号を受信するための受信機と、受信された信号を解釈するための表示、解析および／または記録装置とを含む。 - 特許庁

A nonvolatile semiconductor memory device has: a plurality of first wiring lines; a plurality of second wiring lines that intersects with the first wiring lines; and a memory cell array having a plurality of memory cells that comprises variable resistive elements for storing electrically re-writable resistance values, which are arranged at each intersection between the first wiring lines and the second wiring lines, in a nonvolatile manner as data.例文帳に追加

不揮発性半導体記憶装置は、複数の第１の配線、第１の配線に交差する複数の第２の配線、並びに第１及び第２の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイを有する。 - 特許庁

A correction resistor 220, which has the resistance value corresponding to correction data for correcting variations of sensor output caused by the individual difference of the sensor element 10 is connected to electrode pads 232 and 233 through electrode leads 236 and 237 and electrically connected to the VS cell 245 connected to the electrode pads 232 and 233 in parallel.例文帳に追加

センサ素子１０の個体差に起因したセンサ出力のバラツキを補正するための補正情報に対応した抵抗値を有する補正抵抗体２２０は、電極リード部２３６，２３７を介して電極パッド２３２，２３３に接続され、この電極パッド２３２，２３３に接続されたＶＳセル２４５に対し、電気的に並列接続されている。 - 特許庁

The magnetic memory device includes an active area 11 formed in a first direction; an MTJ element 12, formed on the active area 11 and storing data by a change in the resistance value; and a gate electrode (word line WL) of cell transistors T1 and T2, formed on the active area 11 on both sides of the MTJ element 12 in a second direction orthogonal to the first direction.例文帳に追加

第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。 - 特許庁

When a memory cell is constituted of a first transistor (101) conducted in accordance with a voltage level of a word line (WL) and a second transistor (102) which holds information-voltage transmitted from a data line through the first transistor while which can output information based on the information voltage, the second transistor is made a source follower.例文帳に追加

ワード線（ＷＬ）の電圧レベルに応じて導通される第１トランジスタ（１０１）と、この第１トランジスタを介してデータ線から伝達された情報電圧を保持するとともにその情報電圧に基づく情報出力を可能とする第２トランジスタ（１０２）とを含んでメモリセルが構成されるとき、上記第２トランジスタをソースフォロワとする。 - 特許庁

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.例文帳に追加

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁

When data are written in either of memory cells selected commonly in one read-word-line RWL0, even if the read-word-line RE10 is activated, both levels of the read-bit lines are not reduced to a ground potential by the bit line load circuit 2, so that loads are relieved in both of discharge and charge operation of transistors in a memory cell.例文帳に追加

１つのリードワード線ＲＷＬ０で共通に選択されるメモリセルのうちの一方にデータが書込まれる場合、リードワード線ＲＷＬ０が活性化されてもリードビット線のレベルは、ビット線負荷回路２により、いずれも接地電位までは低下しないため、メモリセル中のトランジスタの放電および充電動作とも、その負荷が軽減される。 - 特許庁

To solve a problem that a charging and discharging control method managing a state detected data of a block (block battery) constituting a cell or a number of cells does not improve the life when Pb-Ca alloy grid is used for a positive electrode plate, in a battery installation or a battery apparatus using a battery pack constituted by combining plural batteries.例文帳に追加

鉛蓄電池セルを複数、組み合わせた組電池を使用する蓄電池設備あるいは機器において、セルあるいはいくつかのセルからなるブロック（ブロック電池）の状態検知データを管理する充・放電制御方法が、正極板にＰｂ−Ｃａ系合金格子を用いた場合、寿命改善につながっていない問題点を解決することにある。 - 特許庁

A server sets a route and a transmission on rate at which a series of the cells are transferred to the client without causing congestion according to band information and data size information from OAM cells arrived from a plurality of routes within a prescribed time and provides an OAM cell to which this transmission rate is written to the head and the tail end of a series of the cells.例文帳に追加

サーバは、一定時間内の複数ルートから到来するＯＡＭセルから帯域の情報、データのサイズ情報にしたがって輻輳を発生させずにクライアントに一連のセルを転送するためのルートおよびその送信レートを設定し、一連のセルの先頭と最後尾にこの送信レートを書き込んだＯＡＭセルを付与する。 - 特許庁

A shifter circuit 10A controls a connection relation among global data input/output lines GIOQm GION and GIOSO according to control signals SA0 to SA3 generated from a high order address FA<3:2> for specifying a normal column block NC1 including a defect memory cell MCA and a spare column block enable signal FAE, and performs saving based on shift redundancy.例文帳に追加

シフタ回路１０Ａは、不良メモリセルＭＣＡを含むノーマルカラムブロックＮＣ１を特定する上位アドレスＦＡ＜３：２＞とスペアカラムブロックイネーブル信号ＦＡＥとから生成された制御信号ＳＡ０〜ＳＡ３に応じてグローバルデータ入出力線ＧＩＯＱとＧＩＯＮおよびＧＩＯＳ０との接続関係を制御し、シフトリダンダンシによる救済を行なう。 - 特許庁

To provide a method for manufacturing a semiconductor device wherein a polycrystaline silicon electrode connected to the diffusion layer of a cell transistor and a metal electrode connected to the diffusion layer of a peripheral transistor are installed, and bonding leakage current of the diffusion layer is restrained in which the polycrystaline silicon electrode has been formed, so that good data holding characteristics is installed.例文帳に追加

セルトランジスタの拡散層に接続された多結晶シリコン電極と、周辺回路トランジスタの拡散層に接続された金属電極とを備え、多結晶シリコン電極が形成された拡散層の接合リーク電流が抑制され、これによって、良好な情報保持特性を有する半導体装置の製造方法を提供する。 - 特許庁

The image processing unit 1 includes at least one cell substrate 11 which has on a circuit board a microprocessor, a logic array, a memory device, a connection means for connecting them, and at least one external connection terminal for inputting/outputting an external signal, and has software built in the microprocessor and the logic array determine a processing content of data.例文帳に追加

画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 - 特許庁

A dimension hierarchy extraction means 53 receives a dimension table, which is selected by the manager from ones related to the second information, as a processing target dimension table, and calculates a specified evaluation value for each row in the processing target dimension table based on data of each cell that belongs to the row to extract a dimension hierarchy for each row based on its evaluation value.例文帳に追加

次元階層抽出手段５３は、管理者が第２情報に係る次元テーブルの中から選択した次元テーブルを処理対象次元テーブルとして受理し、該処理対象次元テーブルにおける各列について該列に属する各セルのデータに基づき所定の評価値を計算し、各列の評価値に基づき各列の次元階層を抽出する。 - 特許庁

Based on the logic synthesized result, a limit condition determining part 27 extracts all the paths in the circuit, calculates delay time, selects the path of delay time exceeding an operating cycle, determines limit conditions for that path from the viewpoint of timing limit, load capacity limit and mapping cell use limit and generates limit condition data 28.例文帳に追加

その論理合成結果に基づいて、制約条件決定部２７において、回路内部の全てのパスを抽出し、遅延時間を算出し、遅延時間が動作周期を越えているパスを選択し、そのパスに対してタイミング制約、負荷容量制約、マッピングセルの使用制限の観点から制約条件を決定し、制約条件データ２８を生成する。 - 特許庁

The method includes indicating lower layers of a UE to stop the MIMO operation when an ACTIVE SET UPDATE message, a CELL UPDATE CONFIRM message, or a reconfiguration message not including a MIMO parameter information element (IE) for listing MIMO configuration data thereon is received from a network terminal.例文帳に追加

方法は、ネットワークからのＡＣＴＩＶＥ ＳＥＴ ＵＰＤＡＴＥ（アクティブセット更新）メッセージ、ＣＥＬＬ ＵＰＤＡＴＥ ＣＯＮＦＩＲＭ（セル更新確認）メッセージ、または再設定メッセージに、ＭＩＭＯ構成データを載せるためのＭＩＭＯパラメータ情報要素（ＩＥ）が含まれなかった場合に、ＵＥの下位層に対してＭＩＭＯを終了するように指示する段階を含む。 - 特許庁

The fuel cell vehicle 1 calculates the residual fuel amount in a hydrogen tank 22 by a residual fuel processor 33, and estimates the filled amount to the hydrogen tank 22 from a hydrogen station 2 on the basis of the state of the hydrogen tank 22, and at the same time a station data recognition part 31 inputs the filled amount measured by a filling meter 11 of the hydrogen station 2.例文帳に追加

燃料電池車両１は、残量演算部３３により、水素タンク２２の状態に基づいて水素タンク２２の水素残量を演算して、水素ステーション２から水素タンク２２に充填された充填量を推定すると共に、ステーションデータ認識部３１により、水素ステーション２の充填量計１１で計測した充填量を入力する。 - 特許庁

In an NAND type flash memory 1, respective control electrodes of a first selection transistor 22 of a plurality of memory cell units 20 adjoining in the extending direction of a data line 50 are united to form a first selection signal line 71, and respective control electrodes of a second selection transistor 23 are united to form a second selection signal line 72.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１において、データ線５０の延在方向に隣接する複数個のメモリセルユニット２０の第１の選択トランジスタ２２の各々の制御電極を一体化し第１の選択信号線７１を構成し、第２の選択トランジスタ２３の各々の制御電極を一体化し第２の選択信号線７２を構成する。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of unit cell arrays MAT00-11 having memory cells MC including bit lines BL and word lines WL and variable resistance elements VR which are arranged at respective cross parts of the bit lines BL and word lines WL, which are electrically re-writable, and of which the resistance values are stored as data in a nonvolatile state.例文帳に追加

不揮発性半導体記憶装置は、ビット線ＢＬ及びワード線ＷＬ、並びにビット線ＢＬ及びワード線ＷＬの各交差部に配置された電気的に書き換え可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子ＶＲを含むメモリセルＭＣを有する複数の単位セルアレイＭＡＴ００〜１１を備える。 - 特許庁

The method for substituting cell-based morphological information contained in the cytological and/or histological data of a test sample with molecule information obtained from the solution above, includes the steps of dissolving a raw test material and precisely and repeatably conducting medically associated evaluation from the test sample solved.例文帳に追加

本発明は、試験試料の細胞学的および／または組織学的データに含まれる細胞ベースの形態学的な情報を上記溶液から得られる分子情報によって置換する方法であって、原試験試料を溶解し、溶解された試験試料から医学的に関連した評価を正確かつ再現可能に行うことを可能とする方法を提供する。 - 特許庁

Then, the acquired information is analyzed, and an instruction corresponding to a function mounted on spread-sheet software is issued according to the content and procedure of calculation/edition processing showing calculation/edition processing information, and the acquisition, calculation/edition processing and fraction processing of data is performed (118), and the processing result is stored in the prescribed cell of a business form (120).例文帳に追加

そして、取得された各情報を解析して、計算・編集処理情報が示す計算・編集処理の内容および手順に従い、表計算ソフトウェアが装備する機能に対応する命令を発行し、データの取得〜計算・編集処理〜端数処理を行い（１１８）、処理結果を帳票の所定のセルに格納する（１２０）。 - 特許庁

A control circuit that controls access to a memory cell according to an inputted command, a transfer mode setting circuit that holds a transfer mode, the address pin to which an address is inputted and outputted in a first transfer mode and data is inputted and outputted in a second transfer mode, and a switching circuit that switches a connection destination of the address pin according to transfer modes, are provided.例文帳に追加

入力されたコマンドに応じてメモリセルに対するアクセスを制御する制御回路と、転送モードを保持する転送モード設定回路と、第１の転送モード時にアドレスが入出力され、第２の転送モード時にデータが入出力されるアドレスピンと、転送モードに応じてアドレスピンの接続先を切り替える切り替え回路とを有する。 - 特許庁

Out of the technical features common to the invention claimed in claim 1 before the amendment and the invention claimed in claim ① after the amendment, "cell-phone handset comprising means for receiving TV broadcasts" does not make any contribution to the prior art in light of cited document 1. However, "cell-phone handset comprising means for receiving TV broadcasts and a means for recording that can compress and record received TV broadcast data" makes a contribution to the prior art in light of common general technical knowledge as of the filing and cited documents 1 and 2. 例文帳に追加

補正前の請求項1 に係る発明と補正後の請求項①に係る発明に共通する技術的特徴のうち、「ＴＶ放送受信手段を有する携帯電話機」は、引用文献1 に照らして先行技術に対する貢献をもたらさないが、「ＴＶ放送受信手段と、受信ＴＶ放送データを圧縮して記録する記録手段を有する携帯電話機」は、出願時の技術常識及び引用文献1、2 に照らして先行技術に対する貢献をもたらすため、特別な技術的特徴である。 - 特許庁

In the programming method, the memory cells belonging to each layer of a YZ plane are programmed to multi-bit data by a shadow program system and when the memory cell in N-th layer (where N is 1 or constant number larger than 1) of the YZ plane is programmed, remaining memory cells of an XZ plane corresponding to the N-th layer are programmed before memory cells of other layers of the YZ plane are programmed.例文帳に追加

本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。 - 特許庁

To attain stable write-in discharge by generating write-in discharge surely separately by a difference of voltages applied to respective data electrode groups without setting a difference of timing for applying write-in pulse voltage, and by sufficiently suppressing a peak value of a discharge current flowing to a scanning electrode in discharging during a write-in period and thereby stabilizing an application voltage to each discharge cell.例文帳に追加

書き込みパルス電圧の印加のタイミングに差を設けることなく、各データ電極群に印加される電圧の差によって、書き込み放電を確実に分離して発生させることができ、書き込み期間の放電に際して走査電極に流れる放電電流のピーク値を十分に抑えて各放電セルへの印加電圧を安定させ、安定な書き込み放電を実現する。 - 特許庁

To efficiently operate a reformer and a hydrogen storage facility and supply them with hydrogen timely without excess or deficiency, by combining a mover communication device and a navigation device mounted on a mover such as a fuel cell automobile or the like moving with hydrogen as fuel, and an operation controller and a hydrogen manufacture controller installed on a hydrogen station, and performing the transmission and reception of data between each other.例文帳に追加

水素を燃料として動く燃料電池自動車等の移動体に搭載した移動体通信装置及びナビゲーション装置と、水素ステーションに設置した運用管理装置及び水素製造管理装置を組合わせ、相互間でデータの送受信を行い、リフォーマと水素貯蔵設備を効率よく運用し、しかも過不足なくタイムリーに水素を供給できることを目的とする。 - 特許庁

This device consists of a cell array consisting of unit pages, and a plurality of unit page buffers respectively corresponding to the unit pages, and it includes a page buffer for storing data, a selection circuit for selecting one or more unit page buffers to be initialized among the above unit page buffers and a controller for generating a signal to control the page buffer and the selection circuit.例文帳に追加

単位ページからなるセルアレイと、前記単位ページに各々対応する複数の単位ページバッファからなり、データを貯蔵するページバッファと、パーシャルコピーバック動作時、前記単位ページバッファのうち初期化しようとする一つ、またはそれ以上の単位ページバッファを選択する選択回路と、前記ページバッファ及び選択回路を制御する信号を発生する制御装置とを含む。 - 特許庁

A multiplexer circuit 40 multiplexes TxCLAV signals outputted from a plurality of PHY #0-#N of a PHY 50, an ATM layer chip 10 receives the multiplexed signal, a latch circuit 30 latches a TxADDR signal of a selected transmission destination PHY by one cell time as a routing signal 7 to control a Banian routing circuit 20 so as to transmit transmission data 6 to a selected PHY.例文帳に追加

ＰＨＹ５０の複数のＰＨＹ＃０〜＃Ｎから出力されるＴｘＣＬＡＶ信号を、多重回路４０により多重してＡＴＭレイヤｃｈｉｐ１０に取り込み、選択された送信先ＰＨＹのＴｘＡＤＤＲ信号をラッチ回路３０により１セル時間ラッチし、それをルーティング信号７としてバニヤン型ルーティング回路２０を制御し、送信データ６を選択されたＰＨＹに送信する。 - 特許庁

A wireless access network comprising a wireless network repeating device 101, wireless network controllers 102a and 102b, and base stations 103a and 103b, and a terminal 104 being contained in that wireless access network exist and when the terminal 104 advances into a new cell B, packet data is transmitted from the source wireless network controller 102a to the destination wireless network controller 102b.例文帳に追加

無線網中継装置１０１、無線網制御装置１０２ａ，１０２ｂ、基地局１０３ａ，１０３ｂを備える無線アクセス網とその無線アクセス網に収容される端末１０４が存在し、端末１０４が新しいセルＢに進入する際に、移動元の無線網制御装置１０２ａから移動先の無線網制御装置１０２ｂに対してパケットデータを伝送する。 - 特許庁

A method of controlling a transmission rate has a step in which a radio circuit control station notifies a mobile station of the guaranteed bit rate in the logic channel, and a step in which the mobile station controls the transmission rate of uplink user data without conforming to an instruction of the relative rate control channel transmitted from a cell to which the mobile station is connected.例文帳に追加

本発明に係る伝送速度制御方法は、無線回線制御局が、移動局に対して、論理チャネルにおける補償伝送速度を通知する工程と、移動局が、当該移動局が接続されているセルから送信された相対速度制御チャネルによる指示に従うことなく、上りユーザデータの伝送速度を制御する工程とを有することを要旨とする。 - 特許庁

Control of the refresh-control circuit 25 is switched by detection of the prescribed temperature tx0 by the temperature detecting section 12A, current consumption IDD in a low temperature region can be reduced keeping a data holding characteristic of the memory cell 26 in whole temperature range by performing refresh-operation with a short period in a high temperature region, with a long period in a low temperature region.例文帳に追加

温度検出部１２Ａによる所定温度ｔｘ０の検出によりリフレッシュ制御回路２５の制御が切り替わり、高温領域において短周期で、低温領域において長周期をリフレッシュ動作を行わせることにより、全温度範囲でのメモリセル２６のデータ保持特性を維持しながら低温領域における消費電流ＩＤＤを低減することができる。 - 特許庁

In a first sub-field SF1 and a second sub-field SF2 in a unit display period, a pixel data pulse DP is applied to a column electrode while applying respective reset scanning pulses SPW, SPWW of negative polarity to one row electrode out of each row electrode pair to execute a reset address process for causing a discharge cell to transition from an OFF mode to an ON mode.例文帳に追加

単位表示期間内の第１サブフィールドＳＦ１及び第２サブフィールドＳＦ２では、負極性の各書込走査パルスＳＰＷ、ＳＰＷＷを各行電極対の一方の行電極に印加しつつ画素データパルスＤＰを列電極に印加してこの放電セルを消灯モードから点灯モードの状態に遷移させる書込アドレス行程を実行する。 - 特許庁

A cell-phone unit 1 includes a content reproduction part 30 which continuously reproduces the terminal storage content which is stored in the local environment and the streaming content, and a streaming data look-ahead part 34 which precedingly obtains streaming content to be reproduced next from a streaming content distribution server 52 to buffer it during reproduction of the terminal storage content.例文帳に追加

本発明の携帯電話装置１は、ローカル環境に保存済の端末保存コンテンツと、ストリーミングコンテンツとを続けて再生するコンテンツ再生部３０を備えている携帯電話装置１であって、端末保存コンテンツの再生中に、次に再生するストリーミングコンテンツをストリーミングコンテンツ配信サーバ５２から先行取得してバッファリングするストリーミングデータ先読部３４を備えている。 - 特許庁

To provide a device, system and method for performing a wireless payment of a purchase price, interface connection with a financial accounting system, an electronic recording of approval transaction, and wireless communication by using a personal digital aid "PDA", a palm computer, an intelligent hand-held cell type wireless telephone, other wireless telephones, and a personal hand-held electronic equipment configured by infrared short-range data communication.例文帳に追加

パーソナル・デジタル支援機器「ＰＤＡ」、パーム・コンピュータ、インテリジェント・ハンドヘルド型セル式無線電話、その他の無線電話、及び赤外線短距離データ通信で構成したパーソナル・ハンドヘルド電子装置を使用して、購入代金を無線で支払い、金融会計システムとインターフェイス接続し、承認取引を電子的に記録し、無線で通信を行う装置、システム、及び方法を提供する。 - 特許庁

This panel has a plurality of main discharge cells 15 formed by scanning electrodes 6, maintenance electrode 7, and data electrode 10, and has barrier ribs 13 formed so as to section a plurality of priming discharge cells 16 formed by the scanning electrodes 6 and the priming electrodes 12, and a second dielectric layer 20 and fluorescent material layer 41 for insulation are installed in the priming discharge cell 16.例文帳に追加

走査電極６および維持電極７とデータ電極１０とで形成される複数の主放電セル１５と、走査電極６とプライミング電極１２とで形成される複数のプライミング放電セル１６とを区画するように形成した隔壁１３とを有し、プライミング放電セル１６内に第２誘電体層２０と絶縁用蛍光体層４１とを設ける。 - 特許庁

The method and apparatus for driving the plasma display panel includes a step of supplying an initialization signal, including at least one rise period, where a voltage rises and at least one sustain period where the voltage is sustained to first and second electrodes to make cells initialize, and a step of supplying a scan signal to either the first or the second electrodes and supplying the data to a third electrode and selecting the cell.例文帳に追加

本発明ラズマディスプレイパネルの駆動方法及び装置は、電圧が上昇する少なくとも一つの上昇期間と電圧が維持される少なくとも一つの維持期間を含む初期化信号を第１と第２電極に供給してセルを初期化させて、第１と第２電極のいずれかにスキャン信号を供給して第３電極にデータを供給してセルを選択する。 - 特許庁

A through-hole 43 and a contact hole 21, which connect the lower electrode 49 of the noise reduction capacitor Cn to an N+-type semiconductor region 6 are wider in opening area than a through-hole 43 and a contact hole 21 which connect the data storage capacitor element Cs to either of the source and drain (N--type semiconductor region 11) of the memory cell selection MISFET Qs.例文帳に追加

また、ノイズ対策用容量素子Ｃn の下部電極４９とｎ^+ 型半導体領域６とを接続するスルーホール４３とコンタクトホール２１の開孔面積は、情報蓄積用容量素子Ｃs とメモリセル選択用ＭＩＳＦＥＴＱs のソース、ドレイン（ｎ^- 型半導体領域１１）の一方とを接続するスルーホール４３とコンタクトホール２１の開孔面積よりも広い。 - 特許庁

A cell analysis apparatus includes: a flow cytometer 6 for measuring isolated/nucleus-colored cells to obtain a histogram of fluorescence intensity; and a computer 7 having determination means for determining the number of strong area cells distributed in the area of a stronger fluorescence intensity than normal cells from data of the histogram and determining the malignancy of cancer on the basis of the number of strong area cells and the histogram.例文帳に追加

単離・細胞核染色された細胞を計測して、蛍光強度のヒストグラムを得るフローサイトメータ６と、前記ヒストグラムのデータから、正常細胞よりも蛍光強度の強い領域に分布する強領域細胞数を求め、この強領域細胞数と前記ヒストグラムに基づいてがんの悪性度を判定する判定手段を有するコンピュータ７とを具備する。 - 特許庁

Because of the out-of-date local infrastructure in India, the data and contents transmission are still in a development stage, so growing this into a large business will take time. Regardless, President Chikara Kikuchi says “India has around 800 million cell phone users, so it is an extremely promising market. Beyond that, the market will expand more and more from now on. There is still ample room for market entry. 例文帳に追加

インフラ整備の遅れから、データ通信、コンテンツ配信は発展途上の段階にあり、ビジネスとして大きく成長するのは、これからであるが、同社の菊池力社長は「約8億人が携帯電話を使うインドは、市場として非常に有望であり、しかも市場規模は、これからますます大きくなるだろう。参入余地もまだまだ十分にある。」と言う。 - 経済産業省

In order to detect whether memory cells MC0-MC1 hold the prescribed data or not, the prescribed current Ifail1 is made to flow based on write-in of each memory cell in batch processing unit and finished/unfinished state of erasure operation, and the number of the prescribed unfinished states is detected by detecting whole current quantity in batch processing unit by A/D converter operation.例文帳に追加

メモリセルＭＣ０〜ＭＣｌが所定のデータ保持状態となったかどうかの検出を行うために、一括処理単位内の各メモリセルの書き込み、消去動作の終了／未終了状態に基づき所定の電流Ｉｆａｉｌ１を流し、一括処理単位内の総電流量をＡ／Ｄコンバータ動作により検出することにより、一括動作で所定の未終了状態数を検出することを特徴としている。 - 特許庁

When reading the information codes, an information code reader (optical information reader) detected a predetermined feature part arranged in a code area of image data and composed of a plurality of cells, and calculates a pixel assignment degree to each cell of the feature part on the basis of the image of the detected feature part and a plurality of pixels constituting the image of the feature part.例文帳に追加

情報コードリーダ（光学的情報読取装置）は、情報コードの読み取りに際し、画像データのコード領域に配され且つ複数のセルによって構成される所定特徴部分を検出し、その検出された所定特徴部分の画像と、所定特徴部分の画像を構成する複数の画素と、に基づいて、所定特徴部分の各セルに対する画素割当度合いを算出するように構成されている。 - 特許庁

In a nonvolatile memory such as an EEPROM for writing/erasing data electrically, each memory cell constituting the memory has source-drain regions 23a, 24a, 23b and 24b formed on a semiconductor substrate, a gate electrode 27 formed on the channel region of the semiconductor substrate, and a gate insulating film 26 of three layers including a silicon nitride film formed between the semiconductor substrate and the gate electrode 27.例文帳に追加

データを電気的に書き込み・消去可能なＥＥＰＲＯＭ等の不揮発性メモリにおいて、前記メモリを構成する各メモリセルが、半導体基板に形成されたソース／ドレイン領域２３a、２４a、２３b、２４ｂと、前記半導体基板のチャネル領域上に形成されるゲート電極２７と、前記半導体基板と前記ゲート電極２７との間に形成されるシリコン窒化膜を含む３層のゲート絶縁膜２６とを備えている。 - 特許庁

The hold memory circuit 24 is provided with: a delay circuit for delaying an inputted horizontal synchronizing signal LS; a hold latch cell for latching display data DR, DG and DB on the basis of the horizontal synchronizing signal LS delayed by the delay circuit; and a control circuit for outputting an output timing signal LSOUT to the switch circuit 28 when the horizontal synchronizing signal LS delayed by the delay circuit is inputted.例文帳に追加

ホールドメモリ回路２４は、入力された水平同期信号ＬＳを遅延させる遅延回路と、遅延回路により遅延された水平同期信号ＬＳに基づいて表示データＤＧ・ＤＢ・ＤＢをラッチするホールドラッチセルと、遅延回路により遅延された水平同期信号ＬＳが入力されるとスイッチ回路２８に出力タイミング信号ＬＳＯＵＴを出力するコントロール回路とを備える。 - 特許庁

A semiconductor memory device comprises a memory cell array 1 in which block is constituted of one or a plurality of memory cells being a unit of erasing data and which has a plurality of normal blocks BLK and a plurality of redundancy blocks RBLK, and a replacing circuit 7 replacing a defective block by the normal block when the number of defective blocks in the normal block BLK exceed the number of redundancy blocks RBLK.例文帳に追加

半導体記憶装置は、データ消去の単位となる１或いは複数のメモリセルからブロックが構成され、且つ複数のノーマルブロックＢＬＫと、複数のリダンダンシーブロックＲＢＬＫとを有するメモリセルアレイ１と、前記ノーマルブロックＢＬＫ内の不良ブロックの数が前記リダンダンシーブロックＲＢＬＫの数を超えた場合に、前記不良ブロックを前記ノーマルブロックに置き換える置換回路７とを含む。 - 特許庁

The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.例文帳に追加

本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁