「data cell」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

The circuit 12 supplies the proper received data packet to the line 13 and also generates an asynchronous transfer mode cell, which is transmitted by the circuit 11, from the digital packet from the circuit 13.例文帳に追加

プロセッサ回路１２は、適切な受信データパケットを電話回路１３に供給するとともに、フロントエンド回路１１によって送信される電話回路１３からのデジタルパケットから非同期転送モードセルを生成する。 - 特許庁

To enable to adjust a bit line reference potential when a bit line potential is read out by a bit line sense amplifier adopting an over-drive system in a DRAM and to read cell data correctly even if a cycle of read operation is shortened.例文帳に追加

DRAMにおいて、オーバードライブ方式を採用したビット線センスアンプによりビット線電位を読み出す時のビット線参照電位を調整可能とし、読み出し動作のサイクルを短くしてもセルデータを正しく読み出す。 - 特許庁

To provide a memory element in which a manufacturing cost can be reduced markedly, without the need for using expensive materials, read-out of data is non-destructive, and a cell area can be made small, and which can cope to future scalings over a long period.例文帳に追加

高価な材料を用いる必要がなく製造コストを格段に引き下げることができ、データの読み出しが非破壊で、セル面積を小さくでき、将来のスケーリングに永く対応できる記憶素子を提供する。 - 特許庁

A fail bit counter and a latch block counts the number of fail bits for data bits stored in a memory cell of a row selected in accordance with the fail flag signal, and stores a fail code indicating the number of fail bits being counted.例文帳に追加

フェイルビットカウンタ及びラッチブロックは前記フェイルフラグ信号に応じて選択された行のメモリセルに貯蔵されたデータビットに対するフェイルビット数をカウントして、カウントされたフェイルビット数を示すフェイルコードを貯蔵する。 - 特許庁

When a potential of a word line is lowered to a sufficient level for holding data written in a cell by feeding back this potential to a gate of the Q1, a transistor Q4 is turned off and a potential of a word line is held constant.例文帳に追加

この電位をＱ１のゲートに帰還させることで、ワード線の電位がセルに書き込まれたデータを保持するのに十分なレベルまで下がったら、トランジスタＱ４がオフしてワード線電位を一定に保つ。 - 特許庁

The control circuit is configured so as to execute a read operation for reading data of a selected memory cell by applying a predetermined read voltage to a selected word line and applying a read pass voltage to an unselected word line.例文帳に追加

制御回路は、選択ワード線に所定の読み出し電圧を印加し、且つ、非選択ワード線に読み出しパス電圧を印加して、選択メモリセルのデータを読み出す読み出し動作を実行するよう構成されている。 - 特許庁

To convert data of an STM call into an ATM cell by using its payload without wasting as to a system which connects multiple STM exchanges to an ATM exchange and provides switching service.例文帳に追加

本発明は、複数のＳＴＭ交換機をＡＴＭ交換機に接続し交換サービスを提供する方式に関し、ＳＴＭ呼のデータをＡＴＭセルにそのペイロードを無駄なく利用して変換することを目的とする。 - 特許庁

Using data of short-circuit current, open voltage and a maximum power operating point of a solar cell with temperature and solar radiation intensity in a reference state, a parameter value for determining characteristics in a reference state is calculated.例文帳に追加

温度と日射強度が基準状態における太陽電池の短絡電流、開放電圧、最大電力動作点のデータを用いて、基準状態における特性を決定するパラメータ値を算出する。 - 特許庁

When the program is interrupted due to power failure etc., the progress of the program is grasped based on the threshold voltage distribution of a memory cell in which the data and the program information (such as a confirmation mark) is stored.例文帳に追加

そして、停電などによってプログラムが中断された場合、データ及びプログラム確認情報（例えば、コンファームマーク）が貯蔵されているメモリセルのスレッショルド電圧分布に基づいてプログラムの進行状態を把握する。 - 特許庁

To solve the problem that, when a capacity value of a cell capacitor is reduced due to the progress of microfablication, a data line is reduced in voltage, read-out signal quantity is remarkably reduced, then a malfunction is caused at the time of read-out and yield of chips is reduced.例文帳に追加

微細化が進みセルキャパシタの容量値が小さくなった場合、データ線を低電圧化すると、読み出し信号量が著しく低下して、読み出し時に誤動作が生じ、チップの歩留まりを低下させてしまう。 - 特許庁

When picture data of the projection part of a tube-like cell within a spacer 1 is remarkably deviated from the center of the fixed visual field of a display screen, a contact point detection means 16 lowers the magnification of the picture of a CCD camera 9 through a magnification adjustor 10 to match this input picture data obtained by lowering the magnification with picture data stored in a database part 15.例文帳に追加

スペーサ１内の管状セルの突起部の画像データが表示画面の固定視野の中心から大きくずれている場合、接触点検出手段１６は倍率調整器１０を介してＣＣＤカメラ９の画像を低倍率化し、この低倍率化して得られる入力画像データとデータベース部１５に格納されている画像データとのマッチングを行う。 - 特許庁

To provide an electric power measuring device in which by calculating flow rate data corresponding to input energy supplied into a fuel cell and electric power data corresponding to output energy by means of the electric power measuring device, synchronizing of respective data can be taken, and the measurement accuracy is improved, and the efficient measurement can be carried out simply without installation of another computing device.例文帳に追加

燃料電池に供給される入力エネルギーに相当する流量データと出力エネルギーに相当する電力データとを電力測定装置で算出することにより、各データの同期をとることができ、測定精度を向上させると共に、演算装置を別途設ける必要がなく、簡単に効率測定ができる電力測定装置を提供する。 - 特許庁

FIR filtering for extracting a reflected wave component from a blood cell is performed for the reception signals with a prescribed depth, which are acquired at the intervals Tx in each of a plurality of scanning directions, and the plurality of BMI image data in a plurality of time phases are generated according to data of a data string which is sequentially outputted by the FIR filtering.例文帳に追加

そして、複数の走査方向の各々において前記間隔Ｔｘで得られる所定深さの受信信号に対し血球からの反射波成分を抽出するためのＦＩＲフィルタ処理を行ない、このＦＩＲフィルタ処理において順次出力されるデータ列のデータに基づいて複数時相における複数枚のＢＭＩ画像データを生成する。 - 特許庁

A device encoder 80 is constituted so that data is recorded in an encoded bit cell on a magnetic medium 30 by giving an encoded data signal, the encoded data signal comprises a sequence of signal transition comprising an added equalizing signal transition, the equalizing signal transition is added so that plural encoded bit cells comprise intensity of average magnetizing magnetic field which is substantially null.例文帳に追加

装置エンコーダ８０は、符号化されたデータ信号を与えて、磁気媒体３０上の符号化されたビットセル内にデータを記録するよう適合され、符号化されたデータ信号は、加えられた等化信号遷移を含む信号遷移のシーケンスを含み、等化信号遷移は、複数個の符号化されたビットセルが実質的にヌルである平均磁化磁界強さを含むように加えられる。 - 特許庁

This liquid crystal display device driving circuit is provided with a display data latch for latching display data from a memory, a gamma decoder for receiving a plurality of gradation voltages and selecting and outputting one of the plurality of gradation voltages in response to the display data, and a driver cell circuit for receiving an output voltage of the gamma decoder and generating an output voltage to be applied to a liquid crystal display device.例文帳に追加

メモリからディスプレイデータをラッチするディスプレイデータラッチ、複数の階調電圧を受信し、ディスプレイデータに応答して複数の階調電圧のうち何れか一つを選択して出力するガンマデコーダ及びガンマデコーダの出力電圧を受信し、液晶表示装置に印加される出力電圧を発生させるドライバセル回路を備える液晶表示装置駆動回路である。 - 特許庁

The processor element 101 includes a logic cell 300 the function of which can be changed on the basis of first setting information and applying prescribed logic arithmetic operation processing to an input signal to produce data and a cross connect switch 301 for carrying out arrangement, copying and inversion processing of the data from the logic arithmetic means on the basis of second setting information to generate data.例文帳に追加

プロセッサエレメント１０１は、第１の設定情報に基づいて機能の変更が可能であって入力信号に所定の論理演算処理を行ってデータを生成するロジックセル３００と、第２の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ３０１と、有している。 - 特許庁

This semiconductor memory has a bus section and a latch section, the bus section and the latch section are coupled to a corresponding block sense amplifier in the block sense amplifier array to reduce the required number of main data line, plural cell data provided respectively from the block sense amplifier are received in parallel, and they are transmitted in series to a corresponding one main data line in time division manner.例文帳に追加

この半導体メモリ装置は、パス及びラッチ部を有し、該パス及びラッチ部は、前記メインデータラインの必要個数を減らすため、前記ブロックセンスアンプアレイ内の対応するブロックセンスアンプと連結されており、前記ブロックセンスアンプからそれぞれ提供される前記複数個のセルデータを並列に受信し、対応する一つのメインデータラインに時分割的に直列伝送する。 - 特許庁

In each memory cell column, a bit line BL is connected with data buses DBa and DBb respectively through a drive switch at a node Na corresponding to one end side and a node Nb corresponding to the other end side, and connected with a reversed phase data bus/WDB through the drive switch in an intermediate node Nm.例文帳に追加

各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。 - 特許庁

To minimize data transmission delay, minimize skew, and realize high integration, on the assumption that pads are specifically arranged on the end of a chip, on the chip of a nonvolatile semiconductor storage device in which a plurality of memory cell arrays having a plurality of nonvolatile memory cells capable of electrically rewriting data are arranged.例文帳に追加

電気的にデータの書き換えが可能な不揮発性の複数のメモリセルを有する複数のメモリセルアレイが配置された不揮発半導体記憶装置のチップ上において、特にチップ端にパッドを配置することを前提とした場合に、データ伝送遅延を最小限度にし、スキューを最小化すると共に、高集積化を実現する。 - 特許庁

An adaptive signal processing part 27 calculates a covariance matrix from data on a cell which is assumed to be formed only from unnecessary waves to calculate adaptive weight in a weight calculation circuit 271, and finally performs weight control to an antenna reception signal with the adaptive weight to be considered as output data in a beam synthesis circuit 272.例文帳に追加

適応信号処理部２７は、ウェイト算出回路２７１において、不要波のみから形成されると想定されるセルのデータから共分散行列を演算して適応ウェイトを求め、最終的に、ビーム合成回路２７２において、適応ウェイトによりアンテナ受信信号にウェイト制御を施して出力データとする。 - 特許庁

By allocating port information composed of the instance name and the net name to the circuit data 2 and layout data 8, the same name node is outputted to a circuit net list 5 and a wiring RC net list 11, thus easily merging the wiring RC net list 11 to the circuit net list 5 and an inter-cell net.例文帳に追加

回路データ２およびレイアウトデータ８に対してインスタンス名とネット名から構成されるポート情報を割り当てることにより、回路ネットリスト５および配線ＲＣネットリスト１１に同一名ノードを出力し、回路ネットリスト５とセル間ネットに対する配線ＲＣネットリスト１１の容易なマージを実現する。 - 特許庁

The present invention utilizes the nonvolatile ferroelectric memory to program a test mode and data pin arrangement and rearranges an address, a control signal and a data pin arrangement state in a software manner according to a programmed code, thereby accurately testing the characteristics of the cell array without requiring another process.例文帳に追加

このため、本発明は不揮発性強誘電体メモリを利用してテストモード及びデータピンの配置をプログラムし、プログラムされたコードに従いソフトウェア的にアドレス、制御信号及びデータピンの配置状態を再調整することにより、別途のプロセスなくセルアレイの特性を正確にテストすることができるようになる。 - 特許庁

Moreover, in the addressing period, the display cell which belongs to each even display line is set to the state (lighting on or off mode) corresponding to the pixel data, by applying the scanning pulse of the second polarity to each row electrode arranged in an even line and by applying the pixel data pulse of the first polarity to each column electrode.例文帳に追加

又、かかるアドレス期間において、偶数番目に配列された行電極各々に第２極性の走査パルスを印加すると共に第１極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。 - 特許庁

A first set of parameters including interference characterization of each cell to be used to schedule terminals for data transmission is received, a priority is given to the terminals to be considered for scheduling, and at least a portion thereof, that is, one or more terminals are scheduled for data transmission on the basis of the priority of the terminals.例文帳に追加

データ送信のために端末をスケジュールするために使用される各セルの干渉特徴付けを含む第１のセットのパラメータを受信し、スケジュールするために、考慮すべき端末に優先順位をつけ、少なくとも一部分、端末の優先順位に基づいてデータ送信のために１つ以上の端末をスケジュールする。 - 特許庁

To provide a semiconductor device, wherein a plurality of input signals are inputted to a memory cell array through contending circuits, and memory macros can be automatically designed, without changing data setup time or data hold time, while different basic cells are not prepared with respect to a plurality of memory macros of different storage capacities.例文帳に追加

複数の入力信号が、競合回路を経由してメモリセルアレイに入力される半導体装置において、記憶容量の異なる複数のメモリマクロに対してそれぞれ異なる基本セルを用意することなく、データ・セットアップタイム、データ・ホールドタイムを変えずに、メモリマクロを自動設計できる半導体装置を提供する。 - 特許庁

A memory cell array 1 has a plurality of memory cells MT including a floating gate electrode FG located at the upper part of the well and a control gate electrode CG located at its upper side, and data are written therein for each page configured of the plurality of memory cells connected in series, and it includes the plurality of blocks which are configured of the plurality of pages and are erasure units of the data.例文帳に追加

メモリセルアレイ１は、ウェルの上方のフローティングゲート電極ＦＧとその上方のコントロールゲート電極ＣＧとを含む複数のメモリセルＭＴを有し、直列接続された複数のメモリセルからなるページごとにデータを書き込まれ、複数のページからなりデータの消去単位である複数のブロックを有する。 - 特許庁

In addition, the information processor divides the number of characters of the first half text data by the number of characters that the user speaks in the unit time to calculate a quotient, adds the quotient to a time code "00: 01: 06" in the cell of the eleventh item of an IN point display area 173, and calculates a time code of an IN point of the latter half text data.例文帳に追加

また、情報処理装置は、前半のテキストデータの文字数を、ユーザが単位時間に発話する文字数で割り算して、商を求め、商をＩＮ点表示エリア１７３の１１項目目のセル内のタイムコード「００：０１：０６」に足して、後半のテキストデータのＩＮ点のタイムコードを算出する。 - 特許庁

A semiconductor storage device comprises a memory cell including: a latch circuit comprised of a cross-coupled inverter having two data holding nodes connected to a first bit line; a first switch part provided between the first bit line and each of the data holding nodes of the inverter; and a first word line for controlling the conduction of the first switch part.例文帳に追加

第１のビット線に接続される２つのデータ保持ノードを有してクロスカップル接続されたインバータからなるラッチ回路と、第１のビット線とインバータの各データ保持ノードとの間に設けられた第１のスイッチ部と、第１のスイッチ部の導通を制御する第１のワード線とを備えて構成されるメモリセルを備える。 - 特許庁

A time-spatial adaptive signal processing part 27 computes a covariance matrix, based on a data of the cell considered to be formed of only an unnecessary wave, to find an adaptive weight, in a weight calculation circuit 271, and finally weight-controls an antenna reception signal by the adaptive weight, to serve as an output data, in a beam combination circuit 272.例文帳に追加

時空間適応信号処理部２７は、ウェイト算出回路２７１で、不要波のみから形成されると想定されるセルのデータから共分散行列を演算して適応ウェイトを求め、最終的に、ビーム合成回路２７２で、適応ウェイトによりアンテナ受信信号にウェイト制御を施して出力データとする。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

This memory includes a plurality of memory cells where data are electrically written or erased, a word line Wl and a bit line connected to the plurality of memory cells, and a means for changing discharging time according to the value of an X address, i.e., the position of the word line WL, when data are read from the memory cell.例文帳に追加

電気的に書き込み及び消去可能な複数のメモリセルと、前記複数のメモリセルに接続されるワード線ＷＬ及びビット線と、前記メモリセルからデータの読み出しを行う際、Ｘアドレスの値、すなわち前記ワード線ＷＬの位置に応じてディスチャージ時間を変更する手段とを備える。 - 特許庁

When a feedback information generating section 14 receives first PDSCH data during a soft handover, the feedback information generating section 14 decides control information of transmission diversity of the PDSCH, on the basis of a reception state of a signal of a cell for transmission of PDSCH data, in response to a switching instruction from a control section 16.例文帳に追加

フィードバック情報生成部１４はソフトハンドオーバ中において最初のＰＤＳＣＨデータを受信する時、制御部１６からの切替指示に応答してＰＤＳＣＨデータを送信するセルの信号の受信状態に基づいてＰＤＳＣＨの送信ダイバーシチの制御情報を決定する。 - 特許庁

The memory control circuit receives a first access request from the external interface part to the data memory and a second access request from the computing cell to the data memory, and an access response control procedure for answering to the first and second access requests is varied according to the configuration information.例文帳に追加

メモリ制御回路は前記外部インタフェース部から前記データメモリへの第１のアクセス要求及び前記演算セルから前記データメモリへの第２のアクセス要求を受け付け可能であり、第１のアクセス要求と第２のアクセス要求に応答するアクセス応答制御手順は構成情報に基づいて可変可能とされる。 - 特許庁

The data driver block DB and the memory block MB are disposed along the direction of D1, the buffer circuit BF and the data driver DR are disposed along the direction of D2, the low address decoder RD and the memory cell array MA are disposed along the direction of D2, and the buffer circuit BF and the low address decoder RD are disposed along the direction of D1.例文帳に追加

データドライバブロックＤＢとメモリブロックＭＢはＤ１方向に沿って配置され、バッファ回路ＢＦとデータドライバＤＲはＤ２方向に沿って配置され、ローアドレスデコーダＲＤとメモリセルアレイＭＡはＤ２方向に沿って配置され、バッファ回路ＢＦとローアドレスデコーダＲＤはＤ１方向に沿って配置される。 - 特許庁

To appropriately allocate radio resources for uplink user data transmission even if the transmission rate of the uplink user data can be independently controlled for each of a plurality of mobile stations UE by transmitting a plurality of E-AGCHs in the same cell by a radio base station NodeB.例文帳に追加

無線基地局ＮｏｄｅＢが、同一セル内において、複数のＥ-ＡＧＣＨを送信することによって、複数の移動局ＵＥの各々に対して、独立して上りユーザデータの伝送速度を制御することができる場合であっても、上りユーザデータ送信用の無線リソースを適切に割り当てること。 - 特許庁

A plasma display panel performs writing discharge by applying scanning pulses and data pulses to scanning electrodes and data electrodes for a scanning period, respectively, and performs the trickle discharge to make a display cell emit light by applying maintaining pulses to the scanning electrodes and a common electrode for a maintaining period, respectively.例文帳に追加

プラズマディスプレイパネルは、走査期間では走査電極２２及びデータ電極２９に夫々走査パルス及びデータパルスを印加することによって書込み放電を行い、維持期間では走査電極２２及び共通電極２３に夫々維持パルスを印加することによって維持放電を行って表示セル３１を発光させる。 - 特許庁

In the countermeasure system to radio wave interference, the computer prepares visible radio mapping by making the interference state of radio waves to become the factor of radio wave and/or electromagnetic interference into digital cell mapping data on the basis of the measured data of radio waves and/or electromagnetic waves and by analyzing radio wave mapping, the electromagnetic interference is solved.例文帳に追加

電波及び/または電磁波の測定データを基にして、電波及び/または電磁波障害の原因となる電波の干渉状態をデジタル・セル・マッピングデータにして可視化した電波マッピングをコンピュータで作成し、前記電波マッピングを解析して電磁波障害を解決することを特徴とする電波障害対策システム。 - 特許庁

A plasma display device comprises: a plasma display panel 10 including a plurality of display electrode pairs consisting of a scanning electrode and a sustaining electrode extended in a first direction, a plurality of data electrodes extended in a second direction, and a pixel having a discharge cell formed in a portion where a display electrode pair and a data electrode intersect; and a control part 100.例文帳に追加

第１方向に延びる走査電極及び維持電極からなる複数の表示電極対と、第２方向に延びる複数のデータ電極と、表示電極対とデータ電極とが交差する部分に形成された放電セルを有する画素とを含むプラズマディスプレイパネル１０と、制御部１００とを備える。 - 特許庁

The secondary cell charge control method used for mobile electronic equipment includes a step which previously records and stores charge data at charging; a step which reads the last charge data previously recorded and stored at the time of charging; and a step which determines whether to inhibit charging, by comparing it with a predetermined threshold.例文帳に追加

本発明は、モバイル電子機器に用いられる二次電池の充電制御方法であって、充電時における充電データをあらかじめ記録保持し、充電時にあらかじめ記録保持した前回の充電データを読み取り、所定のしきい値との比較により充電禁止を判定することを特徴とする。 - 特許庁

A pad 32 externally applied with a control potential Vex and a plate lime driving circuit 33 are provided, and concerning each memory cell, a reference potential Vref is varied variously by varying the control potential Vex variously, storage data is read out, and margin of a potential of a bit line in the case that storage data is outputted to a bit line is tested.例文帳に追加

外部から制御電位Ｖexを印加するパッド３２及びプレート線駆動回路３３を設け、各メモリセルについて、制御電位Ｖexを種々変化させることにより、基準電位Ｖrefを種々変化させて、記憶データの読出しを行い、ビット線に記憶データが出力された場合におけるビット線の電位のマージンを試験する。 - 特許庁

The hierarchical block of a high order hierarchy whose low order hierarchy is constituted of a hierarchy block corresponding to a circuit whose power source should be interrupted corresponding to a control signal and a predetermined virtual power source switch cell to which the control signal is inputted is prepared in the description of RTL data generated by an RTL data generating part 110.例文帳に追加

ＲＴＬデータ生成部１１０において生成されるＲＴＬデータの記述中には、制御信号に応じて電源を遮断すべき回路に対応する階層ブロックと、この制御信号が入力される所定の仮想電源スイッチセルとによって下位階層が構成された、上位階層の階層ブロックが作成される。 - 特許庁

The image processing method includes a pre-correction step for correcting, based on correction information uniquely determined depending on a pixel position, a density of each pixel of the image data, in which the light quantity incident on each cell of the area image sensors has been reflected linearly; and a post-correction step for correcting the image data corrected at the pre-correction step.例文帳に追加

エリアイメージセンサの各セルに入射した光の光量が線形に反映されている画像情報の各画素の濃度を、前記画素の位置に応じて一意に決まる補正情報に基づいて補正する前補正段階と、前記前補正段階で補正が行われた前記画像情報を補正する後補正段階と、を含む。 - 特許庁

For all the memory cells included in the first storage area 12, the control unit 20 performs control to polarize the memory cells into a first polarized state before data are written in each memory cell based on new data 32 entered from the outside, and then to polarize the memory cells into a second polarized state.例文帳に追加

制御部２０は、第１の記憶領域１２に含まれるすべてのメモリセルについて、外部から入力される新たなデータ３２に基づいて各メモリセルにデータを書き込む前に、当該メモリセルを第１の分極状態に分極させた後、さらに当該メモリセルを第２の分極状態に分極させる制御を行う。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁

When the telephone number of the opposite party included in telephone directory data 50 is selected by operating an input key 10, a CPU 13 decides whether or not the country number of a country to which a waiting cell belongs coincides with a country number corresponded to the telephone number with which transmission is performed according to the telephone directory data 50.例文帳に追加

入力キー１０の操作により、電話帳データ５０に含まれる相手先の電話番号が選択されると、ＣＰＵ１３は、待ち受け中のセルが属する国の国番号と、電話帳データ５０にて発信する電話番号に対応付けられた国番号とが一致するか否かを判別する。 - 特許庁