「data cell」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

When a memory cell unit connected to a word line WLi becomes an accessing target, on the basis of data read from a defect specifying unit 43_i connected to the word line WLi, a defective unit is specified from the data units of 64 columns connected to the word line WLi.例文帳に追加

ワード線ＷＬｉに接続されるメモリセルユニットがアクセス対象になると、該ワード線ＷＬｉに接続される欠陥特定ユニット４３＿ｉからの読み出しデータに基づいて、該ワード線ＷＬｉに接続される６４列のデータ用ユニットから欠陥ユニットが特定される。 - 特許庁

The semiconductor storage device 100 comprises a memory cell array MCA including memory cells MC arranged in a matrix form, a plurality of word lines WL connected to the memory cells MC of each row in the memory cell array MCA, and a counter cell array CCA which includes counter cells prepared correspondingly to each word line, and stores the frequency of activating the word lines WL for reading the data of the memory cells MC.例文帳に追加

半導体記憶装置１００は、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡの各行のメモリセルＭＣに接続された複数のワード線ＷＬと、ワード線ＷＬの各々に対応して設けられたカウンタセルＣＣを含み、メモリセルＭＣのデータを読み出すためにワード線ＷＬを活性化させた回数を記憶するカウンタセルアレイＣＣＡとを備えている。 - 特許庁

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

With respect to an optical automatic recognition code wherein a plurality of cells are arrayed, each cell internally has three or more positions in a prescribed displacement direction and has one position marked; a position value indicating the marked position is determined in each cell; and data are represented by transitions of position values of respective cells in a data array direction which is the direction in which the plurality of cells are arrayed.例文帳に追加

複数のセルが配列されてなる光学式自動認識コードにおいて、前記各セルは、所定の変位方向に３以上のポジションをその内部に有し、いずれか１個のポジションにマークが付されており、前記マークが付されているポジションが表すポジション値が定められており、前記複数のセルが配列される方向であるデータ配列方向の前記各セルの前記ポジション値の遷移によってデータが表される。 - 特許庁

This semiconductor memory device is provided with a first non-volatile memory 14 having a first external interface and capable of recording one bit data in one memory cell; a second non-volatile memory 12 having a test terminal interface and capable of recording a plurality of data in one memory cell; and a control means 13 having a second external interface and for controlling a physical status inside the second non-volatile memory.例文帳に追加

半導体記憶装置は、第１外部インターフェイスを有し１つのメモリセルに１ビットのデータを記録することが可能な第１不揮発性メモリ１４と、テスト端子インターフェイスを有し１つのメモリセルに複数のデータを記録することが可能な第２不揮発性メモリ１２と、第２外部インターフェイスを有し前記第２不揮発性メモリ内部の物理状態を制御するように構成された制御手段１３とを具備する。 - 特許庁

In order to erase data of a memory cell array 103 in which a plurality of memory cells where data can be written and erased electrically by a floating gate are arranged, there are provided a temperature detecting circuit 110 for detecting the temperature of a chip, a voltage conversion circuit 104 for varying erasure voltage supplied to the source of the memory cell, and a voltage conversion control circuit 111 for controlling the voltage conversion circuit.例文帳に追加

浮遊ゲートにより電気的にデータの書き込み、消去のできる複数のメモリセルを配列したメモリセルアレイ１０３のデータ消去を行うにあたり、チップの温度を検知する温度検知回路１１０と、メモリセルのソースに供給する消去電圧を変化させる電圧変換回路１０４と、電圧変換回路を制御する電圧変換制御回路１１１を備えることを特徴とする。 - 特許庁

In the transmission rate control method, a radio line control station RNC notifies the user equipment UE of information for specifying an enhanced absolute grant channel transmitted by the serving cell without notifying the UE of information for specifying the enhanced relative grant channel transmitted by the serving cell of the UE when data connection for the UE to transmit uplink user data is set.例文帳に追加

本発明に係る伝送速度制御方法において、移動局ＵＥが上りユーザデータを送信するためのデータコネクションを設定する際に、無線回線制御局ＲＮＣが、移動局ＵＥに対して、移動局ＵＥのサービングセルによって送信される相対伝送速度制御チャネルを特定する情報を通知することなく、該サービングセルによって送信される絶対伝送速度制御チャネルを特定する情報を通知する。 - 特許庁

To provide an information distribution system or the like that can inexpensively distribute a data broadcast signal (sub information) associated with program information (main information) and concerned program information (main information) to a mobile apparatus resident in a particular cell by combining a digital broadcast system with a cell broadcast system.例文帳に追加

デジタル放送方式とセル同報方式とを組み合わせることによって、特定のセル内に在圏する移動機に対して、番組情報（主情報）及び当該番組情報（主情報）に関連付けられたデータ放送用信号（副情報）を、安価に配信することができる情報配信システム等を提供する。 - 特許庁

Components easily procured can be used for cell transmission between sub systems, boards or components, and dimensioning and connection data tables required for a processing unit can be decreased through in-band control using the D-bits released after revision of a connection identifier range to preserve an ATM cell header size as a whole.例文帳に追加

接続識別子範囲を変更後に解放されたＤビットを使用し、全体としてＡＴＭセルヘッダサイズを保存する帯域内制御により、サブシステム、ボードまたはコンポーネント間のセル伝送に調達容易なコンポーネントを使うことができる、ほか、処理ユニットに必要なディメンショニングと接続データテーブルを低減させる。 - 特許庁

This invention proposes that the cellular mobile radio communication network 1 having the hierarchical radio cell structure attains real time radio transmission, in details, real time data transmission and executes the real time radio transmission via at least one superposed larger radio cell 3 in order to improve the transmission quality of the real time radio transmission.例文帳に追加

リアルタイム無線伝送、詳細にはリアルタイムデータ伝送を、階層型無線セル構造を持つ移動体無線通信ネットワーク１で可能とし、その伝送品質を改善するために、少なくとも１つの上位に置かれるより大きい無線セル３を介するリアルタイム無線伝送を実行することを提案している。 - 特許庁

An electronic control device 20 of the fuel-cell vehicle 10 is periodically started while the fuel-cell vehicle 10 is left unattended so as to execute first abnormality detection processing for detecting an abnormality in a first storage region 120 including storage regions 110, 114 used for a program or data necessary for determining the necessity of scavenging processing.例文帳に追加

燃料電池車両１０の電子制御装置２０は、燃料電池車両１０の放置中に定期的に起動し、掃気処理の要否判定に必要なプログラム又はデータのために用いる記憶領域１１０、１１４を含む第１記憶領域１２０の異常を検知する第１異常検知処理を行う。 - 特許庁

In the storage device, a buffer, where the procedure of a buffer tree is stored to be input to a plurality of boundary scans, is inserted into a signal path between a switching signal (Mode signal) to an output (gate) of each cell and a clock signal (UpdateDR signal) for a final data keeping means (flip-flop) of each cell.例文帳に追加

記憶装置には、さらに、バッファツリー生成の手順が記憶され、複数のバウンダリスキャンセルに入力される、各セルの出力（ゲート）切り替え信号（Ｍｏｄｅ信号）と、各セルの最終データ保持手段（フリップフロップ）のクロック信号（ＵｐｄａｔｅＤＲ信号）の信号経路に、バッファを挿入する。 - 特許庁

On the other hand, with respect to the memory cell 10 to be a data writing object of a second logic level, a high-voltage source voltage is applied to a source region thereof and a write inhibition voltage higher than a power-supply voltage VDD is applied to a drain region thereof so that the write current is prevented from flowing into the memory cell 10.例文帳に追加

一方、第２論理レベルのデータ書き込み対象となるメモリセル１０に対しては、ソース領域に高電圧のソース電圧を印加すると共に、ドレイン領域には電源電圧ＶＤＤよりも高い書込禁止電圧を印加することによりこのメモリセル１０内に書込電流が流れ込むのを禁止する。 - 特許庁

Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.例文帳に追加

各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁

In this semiconductor storage device, only the sense amplifiers SA1-SAn are activated in the process 2 for the disturbance cell without activating a column system (the switch part YSW4 and input/output control circuit IOC), so that a test time can be shortened as much as no read of the data from the disturbance cell.例文帳に追加

本発明の半導体記憶装置によれば、処理２において、ディスターブセルに対して、カラム系（スイッチ部ＹＳＷ４、入出力制御回路ＩＯＣ）を活性化させないで、センスアンプＳＡ１〜ＳＡｎのみ活性化させることにより、ディスターブセルからデータを読み出さない分だけ、テスト時間を短縮できる。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

In the semiconductor memory device composed of a memory cell array including a plurality of regular memory cells and a plurality of sense amplifier circuits, the memory cell array has regular memory cells MC to be used for write and read operation of desired data and a smoothing capacitor (specifically, dummy cells DMC to be used for smoothing capacitor) for reducing power source noise.例文帳に追加

複数の正規メモリセルを含むメモリセルアレイと複数のセンスアンプ回路からなる半導体記憶装置において、メモリセルアレイには、所望のデータの書込み及び読出し動作に利用する正規メモリセルＭＣと、電源ノイズを低減するための平滑容量（具体的には平滑容量に利用するダミーセルＤＭＣ）を有する。 - 特許庁

A computer processing apparatus includes a decision part for deciding situations prior to retrieval; a specifying part for specifying according to the situations the attributes of a cell to be retrieved; a retrieval part for retrieving cells with the attributes from within data space; and a processing part for constructing, based on the retrieval result, the cell space involving the desired attributes.例文帳に追加

コンピュータ処理装置は、検索に先立って、状況を判断する判断部と、状況に応じて、検索すべきセルの属性を特定する特定部と、属性を含むセルをデータ空間の中から検索する検索部と、検索結果をもとに、所望の属性を含むセル空間を構築する処理部とを備える。 - 特許庁

The presence of connection of memory cell transistors corresponding to bit lines BLn of which the pre-charge potential is the ground potential VSS and the bit lines is in an inverse relation to the presence of connection of memory cell transistors corresponding to bit lines BLm of which the pre-charge potential is the power source potential VDD and the bit lines, and the same data can be stored.例文帳に追加

プリチャージ電位を接地電位ＶＳＳとするビット線ＢＬｎに対応するメモリセルトランジスタと同ビット線との接続の有無が、プリチャージ電位を電源電位ＶＤＤとするビット線ＢＬｍに対応するメモリセルトランジスタと同ビット線との接続の有無とは逆の関係で同一のデータを記憶できる。 - 特許庁

In a system, in which a plurality of CPU cards 1 to 4 are mounted, cell diagnosing parts 121 to 124 of the respective CPU cards 1 to 4 generate a clock (definer signal) of a k-hold cycle, and the CPU card 1 transmits data '1' in a prescribed cycle, to make the generated definer signals synchronize among inter-cell control parts 121 to 124.例文帳に追加

複数のＣＰＵカード１〜４を搭載するシステムにおいて、各ＣＰＵカード１〜４のセル診断部１２１〜１２４でｋ倍周期のクロック（デファイナ信号）を生成し、この生成したデファイナ信号をセル間制御部１２１〜１２４の相互間で同期させるために、ＣＰＵカード１から所定の周期でデータ”１”を送信する。 - 特許庁

The driving method of plasma display panel is characterized in that discharge cells arranged on positions adjacent to at least one discharge cell to be address-discharged in accordance with an input video signal (pixel driving data) are forcibly address-discharged among respective discharge cells belonging to a display line as an address object just in front of the display line to which the one discharge cell belongs.例文帳に追加

入力映像信号（画素駆動データ）に従ってアドレス放電されるべき少なくとも１の放電セルが属する表示ラインの直前でアドレス対象となる表示ラインに属する放電セル各々の内で、上記１の放電セルに隣接した位置に配置されている放電セルを、強制的にアドレス放電させる。 - 特許庁

To provide a writing method for a nonvolatile memory device, in which a sensing margin of data is improved during reading operation by allowing an antifuse of a OTP (One Time Programmable) unit cell to be subjected to normal dielectric breakdown during writing operation, thereby malfunction is prevented to improve the reading operation reliability of the OTP unit cell.例文帳に追加

書き込み動作時ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルのアンチヒューズを正常に絶縁破壊させて読み出し動作時にデータのセンシングマージンを改善させることで、誤動作を防止し、ＯＴＰ単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込み方法を提供する。 - 特許庁

There are original type PGC information and user definition type PGC information, cell information extracted as edit resource among partial blocks in the AV data is designated for each cell information in the user definition type PGC information and a reproduction sequence tentatively decided by a video image edit job is indicated for the arrangement sequence.例文帳に追加

PGC情報には、オリジナルタイプのものとユーザ定義タイプのものとがあり、ユーザ定義タイプのPGC情報におけるそれぞれのセル情報は、AVデータ内の部分区間のうち編集素材として抜擢されたものを指定しており、その配列順序は、映像編集作業によって仮決めされた再生順序を示したものである。 - 特許庁

In a general ATM repeater system 11, a PDU managing means 17 identifies the head ATM cell from a plurality of ATM cells constituting a series of user data and a header analysis means 19 analyzes destination information such as an IP address included in a higher-order layer PDU in the head ATM cell.例文帳に追加

一般的に、ＡＴＭ中継装置１１では、ＰＤＵ管理手段１７が一連のユーザデータを構成する複数のＡＴＭセルから先頭ＡＴＭセルを識別し、その後、ヘッダ解析手段１９がこの先頭ＡＴＭセル中の上位層ＰＤＵに含まれるＩＰアドレス等の宛先情報を解析する。 - 特許庁

To perform redundant switching without instantaneous outage of data communication in an ATM exchanging device to perform scheduling control of cell outputs which mutually differ from each output queue regarding switching of a redundant system switch without instantaneous outage and switching of redundant cell buffer without instantaneous outage in the ATM exchanging device of output buffer type.例文帳に追加

出力バッファ型のＡＴＭ交換装置における無瞬断冗長系スイッチ切替え及び無瞬断冗長セルバッファ切替えに関し、各出力キューで各々異なるセル出力のスケジューリング制御を行うＡＴＭ交換装置において、データ通信の瞬断無しに冗長切替えを行う。 - 特許庁

In the semiconductor device, a sense amplifier circuit 40 comprises: first and second preamplifier sections 110 and 120 which are connected to a memory cell MC0 and a reference cell MCR0 that have been selected when data are read out; and a main amplifier section 100 for amplifying a difference voltage between an output voltage of the first preamplifier section and an output voltage of the second preamplifier section.例文帳に追加

半導体装置において、センスアンプ回路４０は、データ読出時に、選択されたメモリセルＭＣ０および参照セルＭＣＲ０と接続される第１、第２のプリアンプ部１１０，１２０と、第１のプリアンプ部の出力電圧と第２のプリアンプ部の出力電圧との差電圧を増幅するメインアンプ部１００とを含む。 - 特許庁

A first subscriber station transmits its own routine signal, at least one second subscriber station transmits its own routine signal to a radio cell central unit thereafter, and a first subscriber station trying to continuously perform transmission transmits its own detector data to the radio cell central unit or any other subscriber station.例文帳に追加

第１の加入者局が自身のルーチン信号を送信した後、少なくとも１つの第２の加入者局が自身のルーチン信号を無線セル中央局へ送信し、続いて送信を行おうとしている第１の加入者局が自身の検知器データを無線セル中央局または他の加入者局へ送信する。 - 特許庁

The deterioration judgment device has a detecting means 10 installed in a cathode gas outlet passage 105 of the fuel cell and detecting the amount of specific components contained in fluids exhausted through a cathode gas outlet passage 105, and judges the deterioration of the fuel cell based on data outputted from the detecting means 10.例文帳に追加

燃料電池のカソードガス出口通路１０５に設けられると共に、カソードガス出口通路１０５を介して排出される流体中に含有された特定成分の量を検知する検知手段１０を備え、検知手段１０から出力されたデータに基づいて燃料電池の劣化を判定する劣化判定装置である。 - 特許庁

The two-dimensional code includes a reference cell 100 having a predetermined shape, a plurality of polygon cells 106 constituting a code data by two-dimensionally disposing each polygon cell, and a plurality of corner cells 104 disposed in such a way as to surround an area in which the plurality of polygon cells 106 are disposed two-dimensionally.例文帳に追加

本発明の２次元コードは、所定の形状を有する基準セル１００と、それぞれを２次元配置することでコードデータを構成する複数の多辺形セル１０６と、複数の多辺形セル１０６が２次元配置される領域を取り囲むように配置される複数のコーナーセル１０４とを備える。 - 特許庁

At the time of calculating the attitude direction, the measured data are rotated by every preliminarily specified angle Δθ, and the X coordinate components of an orthogonal coordinate system are calculated each time, and a cell indicated by the combination of the Δθ and the X coordinate components is polled, and the value of the Δθ of the cell which is polled by the majority is defined as the attitude direction.例文帳に追加

姿勢方向を求める際には、計測データを予め規定された角度Δθずつ回転させて、その都度得られる直交座標系のＸ座標成分を求めて、Δθ及びＸ座標成分の組で表されるセルに投票し、最多数が投票されたセルが有するΔθの値を姿勢方向とする。 - 特許庁

Therefore, it is possible to averagely reduce frequency that each memory cell in the memory 4 is rewritten from '0' to '1' or from '1' to '0', and to reduce the power consumption of the memory 4 at the time of writing the data.例文帳に追加

したがって、メモリ４内の各メモリセルが“０”から“１”、または“１”から“０”に書換えられる頻度を平均的に少なくでき、データ書込み時におけるメモリ４の消費電力を削減することが可能となる。 - 特許庁

The semiconductor device has a non-volatile memory unit (8) having a rewritable non-volatile memory cell, and a variable logic unit (3) of which the logic function can be decided in accordance with logical configuration definition data loaded into a plurality of memory cells.例文帳に追加

書換え可能な不揮発性メモリセルを有する不揮発性メモリユニット（８）と、複数の記憶セルにロードされる論理構成定義データに従って論理機能が決定される可変論理ユニット（３）とを有する。 - 特許庁

To provide a non-volatile semiconductor memory in which high speed and low power consumption data read can be performed, a high speed read region and a low power consumption read region can be set freely for a memory cell array.例文帳に追加

高速・低消費電力読み出しを可能とし、且つメモリセルアレイに対して高速読み出し領域・低消費電力読み出し領域を自由に設定可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The device has a feature that the data writing means executes a first stage program to the memory cell having the number of program stages lower than those for the other memory cells after the first stage program to the other memory cells.例文帳に追加

前記データ書き込み手段は、前記プログラム段階数が前記他のメモリセルよりも少ないメモリセルの第１段階のプログラムを前記他のメモリセルの第１段階のプログラムよりも後に実行することを特徴とする。 - 特許庁

A mobile phone 100 of this invention stores information to identify all cells designated by an active set update message to a storage section 4 when receiving the active set update message by which a cell to receive outgoing data is designated.例文帳に追加

移動電話装置１００は、下りデータを受信するセルが指定されたアクティブセット更新メッセージを受信すると、このメッセージで指定された全てのセルを識別するための情報を、記憶部４に記憶する。 - 特許庁

Each of these plural blocks B1-B35 is provided with one of sub-read lines SR1-SR35, and a display data read from one memory cell in each block is transmitted through the sub-read line.例文帳に追加

この複数のブロックＢ１〜Ｂ３５の各々には、サブ読み出し線ＳＲ１〜ＳＲ３５の１本が設けられ、各ブロック中の一つのメモリセルより読み出される表示データがサブ読み出し線を介して伝送される。 - 特許庁

An MPU 105 sets a chapter to the video data by using the head position (point A) of the cell including the position (point B) whereat the bit rate is changed by the prescribed value or over for a boundary of the chapter as shown in, e.g. Fig. 6(E).例文帳に追加

ＭＰＵ１０５は、例えば図６（ホ）に示すように、該ビットレートが一定値以上変化した位置（Ｂ点）を含むセルの先頭の位置（Ａ点）をチャプタの境界として、該映像データにチャプタを設定する。 - 特許庁

When data are read out of a memory cell composed of 1st and 2nd inverters and 1st and 2nd transfer transistors, the 2nd terminal is supplied with a 1st potential and a 4th terminal is supplied with a 2nd potential different from the 1st potential.例文帳に追加

第１、第２インバータ、第１、第２トランスファートランジスタからなるメモリセルからデータが読み出される際、第２端子は第１電位を供給され、第４端子は第１電位と異なる第２電位を供給される。 - 特許庁

When a normal read operation is performed in this state, a storage cell 11 outputs an output signal onto a data line DL, where the gate insulation film of the e-fuse element 12 is possibly in a broken state.例文帳に追加

この状態において、通常のリード動作を行うと、あたかもｅ−ｆｕｓｅ素子１２のゲート絶縁膜が破壊状態にあるかのような出力信号が、記憶セル１１よりデータ線ＤＬ上に出力される。 - 特許庁

An internal write-in signal WEi of a H level is inputted to the voltage supply circuit 72 at the time of write-in of data, voltage VCC-VTH is supplied to a memory cell by a N channel MOS transistor 721.例文帳に追加

電圧供給回路７２は、データの書込み時、Ｈレベルの内部書込信号ＷＥｉが入力され、ＮチャネルＭＯＳトランジスタ７２１によって電圧ＶＣＣ−ＶＴＨがメモリセルへ供給される。 - 特許庁

The communication terminal measures receiving quality of transfer cell candidates and when the receiving quality is larger than a threshold and information about the movement candidate cells is stored in the data base, adds a correction value to the receiving quality.例文帳に追加

通信端末は移動セル候補の受信品質を測定し、受信品質が閾値より大きく、かつ当該移動候補セルの情報がデータベースに格納されている場合、受信品質に補正値を加算する。 - 特許庁

To provide a nonvolatile semiconductor storage element by preventing the generation of a hole trap and a defect in a gate oxide film in a memory cell through a data erasing operation and stabilizing an operation by suppressing the fluctuation of element characteristics.例文帳に追加

データ消去動作によりメモリセルにホールトラップやゲート酸化膜の欠陥を生じさせにくく、素子特性の変動を抑制して動作の安定化を図った不揮発性半導体記憶素子を提供する。 - 特許庁

A nonvolatile semiconductor memory device according to one embodiment includes word lines connected to multiple nonvolatile memory cells, and a control circuit for selecting the nonvolatile memory cell and controlling a data reading operation.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数の不揮発性メモリセルに接続されるワード線と不揮発性メモリセルを選択してデータ読み出し動作を制御する制御回路とを備える。 - 特許庁

When an ATM cell payload is not satisfied by only this, the means 8 selects a quality class to be read in the order of tighter request delay quality as to quality classes, where the data quantity equivalent to the distributed band is transmitted.例文帳に追加

これだけでは、ＡＴＭセルペイロードが満たされない場合には、すでに配分帯域相当のデータ量を送出した品質クラスについて、要求遅延品質が厳しい順に、読み出すべき品質クラスを選択する。 - 特許庁

To allow a reference voltage generator of a FeRAM to provide high data integrity over a long period of time by periodically calibrating reference voltage so as to track the changes in a memory cell due to a factor such as temperature and aging.例文帳に追加

FeRAMの基準電圧発生器は、周期的に温度及び老化のような要因によるメモリセルの変化を追跡するように基準電圧を校正することによって、長期にわたって、高いデータの完全性を提供する。 - 特許庁